CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .06 .07 .08 .09 .10 2711.12 .13 .14 .15 .16 ... 4323 »
  1. FLASH_16PWM

    0下载:
  2. C8051F340开发PWM程序,希望对大家有帮助。-The C8051F340 developed PWM program, we hope to help.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:43.7kb
    • 提供者:李百良
  1. VGA

    0下载:
  2. 实现vga的实现odule VGA( clock, switch, disp_RGB, hsync, vsync ) input clock //系统输入时钟 50MHz input [1:0]switch output [2:0]disp_RGB //VGA数据输出 output hsync //VGA行同步信号 output vsync //VGA场同步信号 reg [9:0] hcount //VGA行扫描计数器 re
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:43.69kb
    • 提供者:李阳
  1. qiangdaqi1

    0下载:
  2. 两人抢答器,有抢答,倒计时,记分,响铃功能.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:43.66kb
    • 提供者:周林
  1. I2C_altera

    0下载:
  2. I2C的说明!基于FPGA的I2C总线控制核设计,大家帮忙-I2C Note! FPGA-based nuclear I2C bus control design, we look at the help
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:43.64kb
    • 提供者:卢俊超
  1. ripple_counter

    0下载:
  2. Ripple Counter Code in Verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:43.63kb
    • 提供者:M. Usman
  1. 使用循环进行数组排序

    1下载:
  2. 利用labview编写程序: 4、使用循环进行数组排序 要求:可以多次操作,直到点退出按钮。 5. 产生一个3×3的整数随机数数组,随机数要在0到100之间,然后找出数组的鞍点,即该位置上的元素在该行上最大,在该列上最小,也可能没有鞍点。如下图所示: 要求:加上数组元素数设置以及redo按钮重新取值计算 -Labview programming: 4, using a loop array sorting requirements: multiple operati
  3. 所属分类:VHDL编程

    • 发布日期:2017-10-30
    • 文件大小:43.62kb
    • 提供者:Haibin Zhang
  1. Second_VHDL

    0下载:
  2. 本程序是用VHDL实现的秒表,通过对主时钟进行分频得到低速时钟,以调试通过,大家可以参考。-This program is implemented with VHDL stopwatch, low-speed clock master clock divider to debug through, we can refer to.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-29
    • 文件大小:43.61kb
    • 提供者:工程师
  1. __DVI.ZIP

    1下载:
  2. Obsł uga wejś cia/wyjś cia DVI (C) Xilinx
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:43.59kb
    • 提供者:kukuruku
  1. TX-1C

    0下载:
  2. TX-1C型实验板,实现源码模板,不是PDF格式的文件,-TX-1C-based target board, to achieve source code template, not the PDF format,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:43.58kb
    • 提供者:YU
  1. Desktop

    0下载:
  2. vhdl代码!供大家参考!有错误,欢迎大家改正-vhdl code! For your reference! Errors, we welcome correction
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:43.58kb
    • 提供者:pepsiprite
  1. LED_MAX

    0下载:
  2. led点阵的动态演示,流动显示。点阵显示模块提供16*16点阵输出,采用扫描的方式工作,动态扫描的意思简单地说就是逐行轮流点亮,这样扫描驱动电路就可以实现多行(比如16行)的同名列共用一套驱动器。-led dot matrix display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:43.57kb
    • 提供者:陆咏梅
  1. zidong-shouhuoji

    0下载:
  2. 用VERILOG实现自动售货机功能,运行正确,希望有帮助-Use VERILOG implementation vending machine function, correct operation, hope to have help
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:43.56kb
    • 提供者:jenny
« 1 2 ... .06 .07 .08 .09 .10 2711.12 .13 .14 .15 .16 ... 4323 »
搜珍网 www.dssz.com