CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .10 .11 .12 .13 .14 2715.16 .17 .18 .19 .20 ... 4323 »
  1. simpleRam

    0下载:
  2. simpleRAM,VHDL语言,硬件描述语言源码-simpleRAM, VHDL language, VHDL source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:43.01kb
    • 提供者: 陳皇仁
  1. DDS

    0下载:
  2. dds采用查表法的方式实现,有MATLAB取样。基本的方法-DDS is implemented by look-up table, with MATLAB sampling
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-16
    • 文件大小:43kb
    • 提供者:王亮
  1. Chapter8

    0下载:
  2. The architecture greatly influenced later RISC architectures such as Alpha. As of April 2017, MIPS processors are used in embedded systems such as residential gateways and routers.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:
    • 文件大小:43kb
    • 提供者:Tom1215
  1. VHDL-example

    0下载:
  2. 十几个VHDL经典例程,方便初学者使用和学习!-VHDL dozen classic routines, easy for beginners to use and learn!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:42.98kb
    • 提供者:李力
  1. jishufenpin

    0下载:
  2. 通用的奇数分频方法,Verilog中非常有效的分频方法!-GM s odd division method, Verilog very effective method of division!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:42.95kb
    • 提供者:付涛
  1. hiervhdl

    0下载:
  2. VHDL语言学习-VHDL Language Learning ........................
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:42.94kb
    • 提供者:otto
  1. 8421ma-zhuan-huan-cheng-yu-san-ma-

    0下载:
  2. 设计一个串行的8421BCD码转换成串行余3码的逻辑系统。基本要求如下:8421码作为串行输入,余三码作为串行输出。每四个时钟周期完成一位十进制的转换;提示:从8421码到余三码的转换过程中寻找规律,继而完成状态设计过程;-Design a serial 8421BCD code to convert the serial logic systems of more than three yards. The basic requirements are as follows: 8421 yar
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:42.93kb
    • 提供者:
  1. ZHILIUDIANJI

    0下载:
  2. EDA直流电机项目设计,能实现加速 减速 方向控制。-EDA DC project design, to achieve directional control of accelerating and decelerating.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:42.91kb
    • 提供者:ffx
  1. BCD-CODE

    0下载:
  2. 基于FPGA的二进制转BCD码程序,非常适合初级菜鸟学习使用入门程序,欢迎大家下载学习-FPGA binary code to BCD based procedures, very suitable for learning to use primary rookie entry procedures, are welcome to download the learning
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-27
    • 文件大小:42.89kb
    • 提供者:zhang yang
  1. 8832135

    0下载:
  2. 一个具有“百分秒,秒,分”计时功能的数字跑表,可以实现一个小时以内的精确至百分之一秒的计时。 数字跑表的显示读者可以通过编写数码管显示程序来实现,本训练只给出数字跑表的实现过程。 读者还可以通过增加小时的计时功能,实现完整的跑表功能。-A " percentage of seconds, seconds, minutes," digital stopwatch timer can be achieved within an hour of precision to th
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-28
    • 文件大小:42.89kb
    • 提供者:王磊
  1. pulse-VHDL

    1下载:
  2. 可控脉冲产生VHDL程序 开发软件ISE,程序通过了器件后仿真并在芯片XC9572中实现了-controllable pulse generated VHDL ISE software development procedures, procedures adopted after the simulation devices and chips to achieve the XC9572
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:42.89kb
    • 提供者:林海
  1. wendu

    0下载:
  2. 用LCD1602显示的温度上下限可调,温度测量仪。-LCD1602 display with adjustable upper and lower limits of temperature, temperature gauges.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:42.87kb
    • 提供者:林文梁
« 1 2 ... .10 .11 .12 .13 .14 2715.16 .17 .18 .19 .20 ... 4323 »
搜珍网 www.dssz.com