CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .01 .02 .03 .04 .05 2706.07 .08 .09 .10 .11 ... 4323 »
  1. VHDL

    0下载:
  2. VHDL的40个常用小程序,很好用,很经典。-VHDL 40 procedures commonly used in small, well used, it is classic.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-23
    • 文件大小:44.34kb
    • 提供者:zhuzi
  1. qam

    0下载:
  2. This is a simple QAM modulator demodulator with testbench included.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:44.34kb
    • 提供者:maperna
  1. VHDL44

    0下载:
  2. 44个vhdL的例子,是VHDL100例配套光盘里的例子-44 vhdL example is the VHDL100 cases in the example companion CD
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:44.32kb
    • 提供者:bambooelf
  1. vhdl4

    0下载:
  2. VHDL Language Reference courses part4
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:44.32kb
    • 提供者:Kozinio
  1. DE0_NANO_GSensor

    1下载:
  2. 该代码利用DE0 nano上面的ADI ADXL345三轴重力传感器实现重力感应,根据偏转角度的不同点亮相应方向上面的LED灯,稍加修改,还能够将各个方向上面的重力加速度值实时显示,希望大家喜欢-The code used DE0 nano gravity above the ADI ADXL345 three-axis accelerometer sensors to achieve according to the deflection angle of light in different
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:44.3kb
    • 提供者:王国庆
  1. bancada1

    0下载:
  2. QUARTUS EXAMPLE EXPERIENCE
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:44.29kb
    • 提供者:Marcelo
  1. vhd2vl-2.4.tar

    0下载:
  2. convert VHDL files to Verilog files
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-30
    • 文件大小:44.27kb
    • 提供者:hj
  1. verilog2000

    0下载:
  2. verilog2000更新部分,请对照前一个标准。加入了一些新的支持-verilog2000 update, a former control standards. The inclusion of some new support
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:44.26kb
    • 提供者:周贤
  1. VHDL

    0下载:
  2. 包含有44例具体详细的VHDL实验说明及程序。-Contains a detailed 44 cases of specific experimental instructions and procedures VHDL.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:44.25kb
    • 提供者:sunnan
  1. crc

    0下载:
  2. 高速多通道crc实现,可以并行实现5个通道数据的校验,支持10GB以太网标准-High-speed multi-channel crc implementation, can be achieved in parallel 5-channel data validation, support for 10GB Ethernet standard
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:44.25kb
    • 提供者:dinxj
  1. clockb

    0下载:
  2. 用VHDL编写的电子钟,是我的课程设计。功能为全电子钟。-VHDL Clock。
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:44.25kb
    • 提供者:一止
  1. modelsim_test

    0下载:
  2. modelsim的测试程序范例,相关源程序-the modelsim testing procedures for example, the relevant source
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:44.22kb
    • 提供者:唐华
« 1 2 ... .01 .02 .03 .04 .05 2706.07 .08 .09 .10 .11 ... 4323 »
搜珍网 www.dssz.com