资源列表
Process-control-module-VHDL-code
- 此为基于FPGA的直流伺服系统的设计，具体为过程控制模块VHDL代码-This is the dc servo system based on FPGA design, specific for process control module VHDL code
PWM-waves-generated-module-VHDL-code
- 此为基于FPGA的直流伺服系统的设计，具体为PWM波生成模块的VHDL代码-This is the dc servo system based on FPGA design, specific for PWM waves generated module VHDL code
lock
- 数字密码锁，打开关闭，修改密码，密码锁存，重置-Digital code lock, turn off, change password, password latch reset
VHDL
- VHDL的基础知识学习资料，供初学者使用-VHDL basics of learning information for beginners
Xilinx-Configuraon-Reference-
- 本应用笔记讨论的是Xilinx 的复杂可编程器件（CPLD）、现场可编程门阵列（FPGA）和PROM系列的配置和编程选项。它示意了每个系列的最常用的一些配置方法。-This application note of the discussion is the complex programmable device Xilinx (CPLD), field programmable gates array (FPGA) and PROM series of configuration and pro
Digital-pulse-counter-design
- 《数字脉搏计数器设计》，电子设计的文档！-Digital pulse counter design, electronic design document!
1
- Quartus_II使用教程,Quartus_II使用详细步骤-Quartus_II use the tutorial, Quartus_II detailed steps
f2
- for循环实现C语言精确延时-for loop in C precision delay precision delay for loop in C
DE2_115_CLR
- CLR-HSMC,ALTERA高速接口HSMC的视频转接子板的DE2例程。-CLR-HSMC of ALTERA high-speed interface HSMC video adapter daughter board DE2 routine.
DE3_150_CLR
- CLR-HSMC,ALTERA高速接口HSMC的视频转接子板基于DE3_150的例程，能够用FPGA实现工业相机视频采集以及VGA输出。-CLR-HSMC of ALTERA high-speed interface the HSMC The video adapter daughter board-based DE3_150 routines, to FPGA industrial camera video capture and VGA output.
arriaIIGX_2agx125_fpga
- Altera公司的Arria II GX系列的原理图和pcb文件，注意，是capture及pdf格式的原理图和allegro格式的PCB文件，稍微修改修改就可以用在您的设计中，让fpga的硬件设计变得简单和高效。- Arria II GX FPGA Development Schematic(caputure and pdf format) and PCB file,very useful for fpga design,let fpga hardware design become easy
FPGA--AES-algorithm
- 本文介绍了AES 数据加密结构, 以及相关的有限域的知识及简单运算, 提出了一种用FPGA 高速实现AES 算法的方案, 该方 案设计的加密模块支持AES 标准的三种密钥长度: 128,192,256, 支持ECB, CBC, CTR 三种工作模式, 即支持feedback 和non- feedback 两种模式, 最后给出了本设计的性能指标-This article describes the AES data encryption structure, as well as the