CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .06 .07 .08 .09 .10 311.12 .13 .14 .15 .16 ... 4323 »
  1. vhdl_design_representation_and_synthesis

    0下载:
  2. 不错的VHDL的书籍,主要讲综合的。很适合大家阅览。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:18.35mb
    • 提供者:anchen
  1. EDA_book

    0下载:
  2. 很不错的VHDL 书籍,很经典的。可以看看。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:7.24mb
    • 提供者:anchen
  1. dianti

    0下载:
  2. 该程序实现的功能是:基于VHDL语言的电梯控制器
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.68kb
    • 提供者:苗黄
  1. MAXplus

    1下载:
  2. MAXplusⅡ入门与提高.rar 一本很经典的入门书 我们老师推荐的
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:12.05mb
    • 提供者:twinslizzy
  1. vga_test

    0下载:
  2. vga显示源码,可供vga测试,且具有800*600及640*480两种解析度。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:11.83kb
    • 提供者:shiuny
  1. tft_cntlr_ref_v1_00_c

    1下载:
  2. TFT LCD 控制器的VERILOG 源代码程序,已在某项目上成功应用.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:15.71kb
    • 提供者:liubing
  1. babin

    0下载:
  2. 八位并入串出移位寄存器 利用3种状态LOAD,CLK,SOUT,系统时钟为输入的CLK,在这3种状态间变换。发送时,当CLK上升沿时,并且LOAD=1时,输出(SOUT)为并行输入量的最低位(即din(0)),当CLK是上升沿时,LOAD低电平时,输出为并行输入量的最低位(din(0))。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:10.64kb
    • 提供者:黄杰深
  1. bawei

    0下载:
  2. 4位数据比较器 通过VHDL语言设计出4位数据比较器,了解EDA对数字电路设计的效率和可靠性有极大地提高
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:844byte
    • 提供者:黄杰深
  1. fpga

    1下载:
  2. fpga很有价值的27实例,包括步进电机定位控制系统VHDL程序与仿真、ASK调制与解调VHDL程序及仿真、TLC7524接口电路程序等非常实用。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.22mb
    • 提供者:秦华
  1. FPGAdesign

    0下载:
  2. fpga设计大礼包,包括详细的流程介绍,引脚分配方案,设计思想等
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:661.5kb
    • 提供者:王刚
  1. SINECOSINE

    0下载:
  2. 三角函数硬件实现代码,包括详细的文档和代码
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:41.16kb
    • 提供者:王刚
  1. video

    0下载:
  2. 用VHDL实现视频控制程序,包含详细的实现代码
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:409.38kb
    • 提供者:王刚
« 1 2 ... .06 .07 .08 .09 .10 311.12 .13 .14 .15 .16 ... 4323 »
搜珍网 www.dssz.com