CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .13 .14 .15 .16 .17 3418.19 .20 .21 .22 .23 ... 4323 »
  1. RGB_TV__dataconverter

    0下载:
  2. TV converter based on EPM3064ATC44, for display digital data, Altera source code, PCAD source files
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1009.3kb
    • 提供者:prst
  1. VGA_SYNC

    0下载:
  2. VGA_SYNC is a part of VGA controller, base d on Spartan 3 chip, use for show bar color picture in screen
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:569byte
    • 提供者:yang gao
  1. VGA_SYNC_TB

    0下载:
  2. TB file for text VGA_SYNC
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:586byte
    • 提供者:yang gao
  1. I2C

    0下载:
  2. 该功能实现了I2C总线 我们实现了主要功能 可以说我们的功能很好-it is project achieves I2C bus
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:500.92kb
    • 提供者:lyy
  1. select1

    0下载:
  2. 我们实现了FIR滤波器,并且做了仿真,这样我们的功能可以为其他程序提供帮助,并且我们的程序还可以方便您的工作-We realize the FIR filter, and do the simulation, so that we can help functions for other programs, and our programs can also facilitate your work
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.38mb
    • 提供者:lyy
  1. sysemdesign

    0下载:
  2. 利用FPGA对信道传输后的信号进行采样并提取同步锁相的一种实现-The signal channel is sampled and a synchronous phase-locked extraction using FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:863.26kb
    • 提供者:zhao chuan
  1. sdram_top

    0下载:
  2. 适合初学者的sdram控制器,包含初始化、控制功能、命令写入基本模块,有详细注释。-Sdram controller suitable for beginners, including initialization, control, command writes the basic module, with detailed notes.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:5.12kb
    • 提供者:Xin
  1. uart_fifo

    0下载:
  2. 带fifo的串口通信verilog设计,该设计为学习uart所用,完成PC端发送至fpga后fpga原数据返回,支持长字符串。-Serial communication with fifo verilog design, which is used to learn uart complete PC sends data back to the original post fpga fpga, support long strings.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-11-10
    • 文件大小:147kb
    • 提供者:Xin
  1. K4X4

    0下载:
  2. 矩阵式的4x4按键扫描,包含VHDL和Verilog两种语言设计的代码,适合初学者。-The 4x4 matrix keypad scanning, including two languages ​ ​ VHDL and Verilog design code, suitable for beginners.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:886byte
    • 提供者:Xin
  1. mydds2

    0下载:
  2. 利用dds产生产生正弦余弦信号的代码,利用的是rom的方式-Generating code using dds sine cosine signal, using the way of rom
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.19mb
    • 提供者:shaojian
  1. H.264_verilog

    1下载:
  2. 基于verilog的H.264视频压缩技术的源代码,包括verilog源代码,以及仿真波形文件,希望对大家有用-verilog h.264
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-01-11
    • 文件大小:816kb
    • 提供者:wahson
  1. hdmi_demo

    1下载:
  2. 基于verilog的HDMI接口传输的参考设计,希望对大家有用-verilog hdmi reference design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:42.41kb
    • 提供者:wahson
« 1 2 ... .13 .14 .15 .16 .17 3418.19 .20 .21 .22 .23 ... 4323 »
搜珍网 www.dssz.com