资源列表
USB2.0
- usb2.0+FPGA+SDRAM一整套测试程序- usb2.0+ FPGA+ SDRAM set of test procedures
shizhong
- 基于Verilog语言的时钟功能，具有调节时间，闹钟等功能-Verilog language-based clock function, regulate the time, alarm clock and other functions
ez_usb_write
- FPGA向68013内写入程序，简单易懂-FPGA writer to within 68,013
SourceCode
- 68013从sdram内读写内容的固件程序- 68013 read content within sdram Firmware
time
- Verilog语言编写的，利用分频定时器的方法在数码管上显示0-59 按秒显示。-Verilog language, the method of the dividing timer is displayed on the digital display 0-59 seconds.
UART(Verilog)
- Verilog 串口程序，可完成完整的数据接收与发送。代码注释清晰，程序易读。-Verilog UART
sram_test
- SRAM Verilog 测试代码。可控制Sram读写。代码来自ALTERA红色飓风开发板资料。-SRAM Verilog
S6_LCD_VHDL
- LCDx显示 VHDL代码。可实现LCD的数字显示。代码来自ALTERA红色飓风开发板资料。-LCD VHDL
LCD-Verilog
- LCD显示控制Verilog代码。可实现lcd数字显示。代码来自ALTER红色飓风开发板。-LCD Verilog
div10_test
- 10分频Verilog代码，以及test_bench仿真代码。-DIV10 Verilog
LCD1602
- Verilog 语言 CPLD 控制液晶自定义输出程序，可仿真，可转换电路原理图。-Verilog language CPLD control LCD custom output procedures, can be simulated, can be converted to circuit schematics.
chuankou
- verilog uart 串口与计算机通讯多字节通讯程序-UART Verilog serial port and computer communications multi byte communication program