CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .02 .03 .04 .05 .06 4107.08 .09 .10 .11 .12 ... 4322 »
  1. SEQ_DETECTOR

    0下载:
  2. 这是一个四位串行数据检测器,一共有三种模式可以选择:递增(检测连续四位递增序列),递减(检测连续四位递减序列)和不变(检测连续四位不变序列)。整个设计采用同步时钟,异步复位,用米利状态机,并配置好了仿真环境和仿真文件。(This is a four bit sequence detector, including three modes that can be selected: increment mode (detecting four consistency increment data)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-12
    • 文件大小:1855569
    • 提供者:LLawliet
  1. FMT

    0下载:
  2. 基于vhdl设计的数字频率计,后面还加了个与fpga通信的模块(Digital frequency meter based on VHDL design, and later added a module to communicate with FPGA)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-19
    • 文件大小:13743104
    • 提供者:羲曜
  1. he

    0下载:
  2. 利用VHDL实现判向计数器,并且在数码管上实现显示。可以在XILINX开发板上实现对应功能,仿真也能实现。(The use of VHDL realize the counter counter, and in the digital tube to achieve display. The corresponding function can be implemented on the XILINX development board, and the simulation can also
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-11
    • 文件大小:748313
    • 提供者:勿要归晚
  1. TutorialSpartan3EBasys

    0下载:
  2. it is the file which is named as starting KIT for Spartan 3E
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-27
    • 文件大小:467968
    • 提供者:Saad_01
  1. LCDF3_Verilog_Ch_4

    0下载:
  2. This is the Spartan 3E tutorial.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-24
    • 文件大小:146432
    • 提供者:Saad_01
  1. s3esk_frequency_counter

    0下载:
  2. This is the Spartan 3E tutorial_01.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-23
    • 文件大小:502784
    • 提供者:Saad_01
  1. s3esk_picoblaze_dac_control

    0下载:
  2. This is the Spartan 3E tutorial_02.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-26
    • 文件大小:452608
    • 提供者:Saad_01
  1. s3esk_rotary_encoder_interface

    0下载:
  2. This is the Spartan 3E tutorial_03.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-26
    • 文件大小:275456
    • 提供者:Saad_01
  1. PicoBlaze_PWM_control_rev1

    0下载:
  2. This is the Spartan 3E tutorial_04.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-24
    • 文件大小:382976
    • 提供者:Saad_01
  1. 关于timescale的用法

    0下载:
  2. 关于verilog timescale的解释(verilog)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-19
    • 文件大小:17408
    • 提供者:chen168
  1. verilog_clf

    0下载:
  2. 关于verilog clf 的说明(clf)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-21
    • 文件大小:6144
    • 提供者:chen168
  1. RS232

    0下载:
  2. 基于quartusii的用verilog编写的rs232串口程序(QuartusII based on Verilog prepared by the RS232 serial procedures)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-20
    • 文件大小:948224
    • 提供者:qiaodecheng
« 1 2 ... .02 .03 .04 .05 .06 4107.08 .09 .10 .11 .12 ... 4322 »
搜珍网 www.dssz.com