资源列表
eth_Management_interface
- 千兆网的FPGA代码，非常有用的，请大家阅读(ethernet verilog coding,please read it and download it)
异步FIFO的简单设计
- 顶层连接读写模块，调用vivado IP核做缓存模块，实现读空、写满的设计
AHB2-master
- AMBA AHB 2.0 VIP in SystemVerilog UVM
AHB5-master
- amba ahb2 协议vip，包括master和slave(AMBA AHB 2.0 VIP in SystemVerilog UVM)
FLASH_model
- 模拟flash读写等时序，学习如何操作该芯片，芯片是n25q系列，欢迎大家下载学习
译码器5-18
- 用veriloghdl设计的5-18译码器，可用于流水灯的设计
10101011110序列检测
- 1.画出检测序列1010101110的状态转换图,并且使用veriogHDL写出相应程序
1
- 数字通信同步技术的MATLAB与FPGA实现 Altera Verilog版.pdf(Synchronization technology of digital communication MATLAB FPGA Altera Verilog.pdf)
21
- 《数字滤波器的MATLAB与FPGA实现：Altera Verilog版》——杜勇前五章(Realization of digital filter with MATLAB and FPGA: Altera Verilog version)
22
- 《数字滤波器的MATLAB与FPGA实现：Altera Verilog版》——杜勇六到九章pdf(Realization of digital filter with MATLAB and FPGA: Altera Verilog version)
AXI slave
- AXI slave 完整 verilog代码。测试验证通过。
hdmi
- 滚动彩条显示。通过HDMI接口输出单色图案、渐变色、单幅马赛克、动态马赛克等图案。使用Verilog，基于Xilinx Spartan-6 LX45器件，AX6045开发板(Scroll bar display. Through HDMI interface output monochrome pattern, gradient color, single mosaic, dynamic mosaic and other patterns. Using Verilog, based on Xil