资源列表
rel_08_done
- 修改自OpenCores的黑白棋游戏代码。采用VGA输出显示，PS2键盘（W、A、S、D、回车）输入控制，实现AI，LED灯指示是否游戏结束，VGA显示频率25MHz，系统频率50MHz，经过Cyclone IV芯片EP4CE115F29C7N的板级调试，实现全部功能，文件夹下有rtl源代码，管脚定义pin文件，和可以直接进行JTAG烧写和E2PROM烧写的pof和sof文件，-Modified from OpenCores Othello game code. Using the VGA ou
vietex4overview
- VIRTEX4 概述 ,展现了新一代的塞林斯公司的FPGA 的整体概况-VIRTEX4 overview
I2C_24C02
- FPGA通过iic协议读写24c02，并将内容通过指示灯显示。-FPGA read and write 24c02 according to ii2 and show the data through led
FFT
- Verilog实现的FFT模块，供OFDM调制系统使用，可供大家参考学习-Verilog implementation FFT module for the OFDM modulation system used for your reference study
DS18B20
- VHDL实现DS18B20测温，实现平台XC3S500E-VHDL DS18B20 temperature platform XC3S500E
sin
- FPGA正弦波信号发生器，能产生完美的正弦波形-FPGA sine wave signal generator, can produce perfect sine wave
sqrt
- 实现任意位数的开方算法，但是不是浮点的算法，-Square root algorithm for arbitrary digit, but not floating-point algorithm, thanks
How_to_use
- verilog使用入门教程详解。非常简单而详细的verilog入门教程，主要介绍如何使用quartus2来编写verilog程序。-Getting Started tutorial verilog Xiang Jie. Very simple and detailed verilog Getting Started tutorial focuses on how to use quartus2 to write verilog program.
基于VERILOG的uart应用
- 介绍了在FPGA板上的串口调试实验，用verilog语言写的，在NEXYS3板上调试成功
test_pll
- 使用modelsim se6.5d仿真altpll锁相环 完整工程，verilog代码，因为没找到选的是vhdl-simulation pll with modelsim se6.5d
xilinx_cable
- xilinx下载电缆原理图，用于自制下载电缆-xilinx download cable schematic
5SGSD5H3F35C4
- ALTERAL的Stratix5GS系列芯片的电路图、管脚分配、性能手册，方便配置芯片和使用资源-The schematic of ALTERAL the series of Stratix5GS chip, pin allocation, performance manuals, convenient configuration chip and use of resources