CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .56 .57 .58 .59 .60 861.62 .63 .64 .65 .66 ... 4323 »
  1. mux2_1

    0下载:
  2. 2选1数据选择器,用于数据的切换,vhdl编写,实际使用过-mux2 to 1
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:543byte
    • 提供者:吴次仁
  1. jiAOTONGDENG

    0下载:
  2. 本实验主要模拟位于十字路口的交通灯,十字路口的交通灯分为横向和纵向两 个方向,每个方向上面的交通灯有红灯亮,黄灯亮,绿灯亮三种状态。它们之间状 态的关系如上面的表格所示。 上面各个状态是连续循环变化的,可以由状态机来实现,每两个状态之间的间 隔要在10 秒左右(实验板上面的时钟频率是50MHz)。 交通灯的三种状态用实验板上的三个LED 灯表示,两个方向一共要使用六个 LED。 -Simulation of this experiment is located at
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:522byte
    • 提供者:耳水山
  1. clk

    0下载:
  2. Quartus II工程压缩文件,是一个典型的基于FPGA的数字钟工程项目,有50MHz分频、计数、译码等模块。-Quartus II project files, is a typical FPGA-based digital clock project, there are sub-50MHz frequency, counting, decoding modules.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:500.46kb
    • 提供者:kg21kg
  1. CLK_V

    0下载:
  2. Quartus II工程压缩文件,是一个典型的基于FPGA的数字钟工程项目,有50MHz分频、计数、译码等模块。采用Verilog语言编写。-Quartus II project files, is a typical FPGA-based digital clock project, there are sub-50MHz frequency, counting, decoding modules. The use of Verilog language.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:583.93kb
    • 提供者:kg21kg
  1. stopwatch

    0下载:
  2. Quartus II工程压缩文件,是一个典型的基于FPGA的秒表工程项目,有50MHz分频、计数、译码等模块。采用VHDL语言编写。-Quartus II project files, is a typical FPGA-based project of the stopwatch, a 50MHz frequency, counting, decoding modules. Using VHDL language.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:454.22kb
    • 提供者:kg21kg
  1. JIJIAQI

    0下载:
  2. Quartus II工程压缩文件,是一个典型的基于FPGA的计价器工程项目,有有限状态机、50MHz分频、计数、译码、动态扫描等模块。-Quartus II project files, is a typical FPGA-based project of the meter, there are finite state machine, 50MHz frequency, counting, decoding, dynamic scanning module.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:776.73kb
    • 提供者:kg21kg
  1. qiangdaqi

    0下载:
  2. Quartus II工程压缩文件,是一个典型的基于FPGA的抢答器工程项目,有计数、BCD译码、动态扫描等模块。-Quartus II project files, is a typical browser-based FPGA Answer Project, a count, BCD decoding, dynamic scanning module.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-04-27
    • 文件大小:484.47kb
    • 提供者:kg21kg
  1. 61EDA_D1070

    0下载:
  2. 示波器基于VHDL所作出的设计 拥有示波器的基本功能 并能显示波形-Oscilloscope-based VHDL design have made the basic functions of Oscilloscope and Waveform display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1011.44kb
    • 提供者:陈刚
  1. PCIdoc

    0下载:
  2. PCI入门文档,介绍xilinx PCI 应用-PCI-xilinx
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:903.99kb
    • 提供者:wang
  1. vhdl

    0下载:
  2. vhdl语言教程,比较全面,需要用超星浏览器浏览。-vhdl language course, a more comprehensive and need to ssreader
  3. 所属分类:VHDL-FPGA-Verilog

  1. Raiders_wide_FPGA_development

    0下载:
  2. FPGA开发全攻略——工程师创新设计宝典-Raiders wide FPGA development- innovative design engineers Baodian
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-26
    • 文件大小:8.75mb
    • 提供者:xiaoxu
  1. Electronic_Calendar_Based_On_FPGA

    0下载:
  2. 本项目主要是利用FPGA技术实现电子日立的功能,显示年月日星期,显示格式为:“年. 月. 日. 星期”,其中年月日星期均为可调电路。该项目共有七个模块:星期控制电路、日期控制电路、月份控制电路、年份控制电路、选择月份电路、扫描显示电路和调节电路。总体思路是:星期和日期控制电路共用一个脉冲信号;日期的进位反馈给调节电路,再通过调节电路中的开关控制选择月份和月份控制电路的脉冲信号,以起到随时调节月份的作用;同理,月份控制电路的进位反馈给调节电路以随时调节年份。-The project is main
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:41.69kb
    • 提供者:xiaoxu
« 1 2 ... .56 .57 .58 .59 .60 861.62 .63 .64 .65 .66 ... 4323 »
搜珍网 www.dssz.com