CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .62 .63 .64 .65 .66 1167.68 .69 .70 .71 .72 ... 4323 »
  1. WallaceTreeImplementationInVHDL

    0下载:
  2. Wallace Tree Implementation in VHDL WT is one of the fastest way to implement multiplication of numbers in hardware design. (Optimized version) Tested in Altera 3.5u board by MonteCristo (H.U.T)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:5.86kb
    • 提供者:montecristo
  1. code_huffman

    0下载:
  2. this code implements huffman coding on Xilinx FPGA.the code is designed for Xilinx SDK
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.85kb
    • 提供者:tronix
  1. xapp753

    0下载:
  2. FPGA Interface to the TMSC6000 DSP Platform Using EMIF
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-09-23
    • 文件大小:1.58mb
    • 提供者:jhjkhjnh
  1. EDAshuzishizhong

    0下载:
  2. 多功能数字时钟课程设计可用的,含手动校时电路,整点报时电路。报时长短需要自己设置程序-digital clock decode
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:824byte
    • 提供者:郝军
  1. caiyang

    0下载:
  2. 采样计数程序,用于测量外加脉冲-Sample count procedures for measuring external pulse
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:235.94kb
    • 提供者:ad
  1. counter

    0下载:
  2. 基础的计数器,对于新手来说也许会用的着。可作为基本子程序使用-Based counter, for the novice may use the. Can be used as a basic subroutine
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:155.05kb
    • 提供者:ad
  1. MultiCLKCPU

    0下载:
  2. 本设计实现了多周期CPU的设计,运行环境是quatrus2;该多周期CPU可以处理22条32位指令(具体指令见源码,绝不坑人)。压缩包内含有源代码,程序模块表和实验报告以及详细的设计图,是学习verilog的好材料啊。-The Design and Implementation of a multi-cycle CPU design, operating environment is quatrus2 the multi-cycle CPU can handle 22 32 instructi
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-21
    • 文件大小:6.3mb
    • 提供者:
  1. try04

    0下载:
  2. XILINX公司的EDK程序,用于练习连接各输入输出管脚配置-XILINX EDK company procedures for the practice to connect the input and output pin configuration
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:4.32mb
    • 提供者:ad
  1. VHDL

    0下载:
  2. VHDL语言及其应用 哈尔滨工程大学信息与通信工程学院-VHDL language and the application of Harbin Engineering University, Institute of Information and Communication Engineering
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:546.34kb
    • 提供者:ou
  1. zonghe5

    0下载:
  2. 闹钟、电子钟典型实例,具有校时,整点报时等功能-Alarm clock, electronic clock typical example, a school, the whole point of time and other functions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:245.01kb
    • 提供者:Hesper Lee
  1. taxi

    0下载:
  2. 基于VHDL出租车计价器的设计,能实现出租车载客过程的计费作用。-VHDL-based design of a taxi meter, taxi passengers can realize the process of charging effect.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:126.66kb
    • 提供者:猪猪
  1. EDAtaxi

    0下载:
  2. 实现出租车的计价功能,并且能手动来操作!-Valuation function to achieve a taxi, and can manually operate!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:50.94kb
    • 提供者:猪猪
« 1 2 ... .62 .63 .64 .65 .66 1167.68 .69 .70 .71 .72 ... 4323 »
搜珍网 www.dssz.com