CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .84 .85 .86 .87 .88 3489.90 .91 .92 .93 .94 ... 4323 »
  1. key_led

    0下载:
  2. led灯按键控制 VerilogHDL 始于FPGA入门学习-led control VerilogHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:375.01kb
    • 提供者:飞雪
  1. FIR-VHDL

    0下载:
  2. 15阶FIR滤波器的设计VHDL代码 ,包括顶层模块及各模块的VHDL设计代码-15 order FIR filter design VHDL code, including the top-level module and each module VHDL design code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.21kb
    • 提供者:张宇航
  1. 81245password

    0下载:
  2. 八位密码锁的控制电路,当从拨码开关输入的八位二进制数与密码(预置八位二进制数)相等时,输出开锁信号以驱动执行机构工作,用红灯亮、绿灯熄灭表示关锁,用绿灯亮、红灯熄灭表示开锁。-Eight locks control circuit, when the DIP switch input eight binary number and password (preset bit binary number) are equal, the output signal to unlock the wor
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:204.77kb
    • 提供者:古德美尔
  1. two_ADF4350_vhdl_code

    0下载:
  2. 该程序实现:控制两个ADF4350的VHDL程序;多个选通信号的编码。-The realization of the program control: two ADF4350 VHDL program a plurality of gate signal coding.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4kb
    • 提供者:王乔
  1. uart_tx

    0下载:
  2. 用Verilog实现通过上位机向串口发送多帧数据,并具有抗噪功能-Implementation serial port receive more frame data by software use Verilog, and has the function of the resist noise
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-28
    • 文件大小:25.53kb
    • 提供者:熊少
  1. booth_mux4

    0下载:
  2. 基于verilog的4位booth算法编写-Written on verilog of 4 booth algorithm
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:1.88kb
    • 提供者:pilanjian
  1. my_clock01

    0下载:
  2. 用VHDL语言实现电子钟功能,用不同模块按时分秒显示-To achieve the electronic clock function with VHDL language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:7.65kb
    • 提供者:赵海兵
  1. chenxu

    0下载:
  2. 序列检测其设计,检测11100110。并通过七段显示译码器显示。- Sequence Detection its design, testing 11100110.And through the seven-segment display decoder display.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:884byte
    • 提供者:谢英才
  1. DDSIP

    0下载:
  2. 该程序实现了正弦函数与余弦函数数据的产生,可作为其他模块的输入信号(可以直接调用)-The program implements a sinusoidal function and cosine function data can be used as an input signal to other modules (direct call)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.14mb
    • 提供者:于子轩
  1. 4

    0下载:
  2. 数控分频器设计。包括偶数分频,和奇数分频。- NC divider design. It includes an even divide, and odd division.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:314.26kb
    • 提供者:谢英才
  1. kairukaichu

    0下载:
  2. 电力系统保护装置中使用的开入开出程序,只需要修改地址便可以跟DSP等配合使用。-The use of open power system protection device in a program, only need to modify the address can be used with DSP together.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-27
    • 文件大小:152.43kb
    • 提供者:wangfei
  1. lishi

    0下载:
  2. 指示灯闪烁,数码管进行千计数,可供初学者学习-Flashing lights, digital tube counting 1000, for beginners to learn
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:673.12kb
    • 提供者:陈元
« 1 2 ... .84 .85 .86 .87 .88 3489.90 .91 .92 .93 .94 ... 4323 »
搜珍网 www.dssz.com