资源列表
Verilog_UDP
- 辛辛苦苦找到的UDP的资料，在verilog中UDP指的是用户定义的原语。比如说大家有时候会见到“primitive...table...endtable...endendprimitive”这样的代码段，在书上只能找到大概的解释。到网上查的话又老是跟TCP/IP的UDP冲突。所以特地搜集到了这个东西，希望能帮助大家解决“用户原语”相关的问题。-UDP hard to find the information in verilog in the UDP refers to the user-de
NIOS_LM240160
- 基于NIOS的，TOPWAY公司的LCD液晶---LM240160 驱动程序。-Based on NIOS' s, TOPWAY company‘s LCD--- LM240160 driver code.
Verilog-HDL
- 《Verilog-HDL实践与应用系统设计》一书中的光盘源文件- Verilog-HDL practice and application of system design, a book on CD-ROM source file
alu32bit
- verilog hdl alu module it is 32bit alu and 1bit alu
key_scan
- FPGA键盘扫描，采用VHDL语言编写的键盘扫描代码-FPGA keyboard scanning, the use of VHDL language keyboard scan code
altera_up_avalon_sram
- 基于Avalon的SDRAM控制器IP核-Avalon SRAM Controller
screw
- 一个好用的扰码器，主要用在光纤通信上面。因为为了保持送给光模块的信号不是全1或者全0-A nice scrambler, mainly used in optical fiber communication above. Because in order to maintain the optical module of the signal is not sent to all 1 or all 0
usb_vhdl
- 一个USB 控制接口的参考设计，可作为USB设备的接口控制文件- a reference implement of the control interface of USB device
cameralink
- 由于目前基于CameraLink接口的各种相机都不能直接显示，因此本文基于Xilinx公司的Spartan 3系列FPGAXC3S1000-6FG456I设计了一套实时显示系统，该系统可以在不通过系统机的情况下，完成对相机CameraLink信号的接收、缓存、读取并显示 系统采用两片SDRAM作为帧缓存，将输入的CameraLink信号转换成帧频为75Hz，分辨率为1 024×768的XGA格式信号，并采用ADV7123JST芯片实现数模转换，将芯片输出的信号送到VGA接口，通过VGA显示器显示
fir-c2h
- 使用Altera的C2H加速FIR计算的例子-Use the Altera s C2H accelerated FIR
Quartusii
- quartus2的简明教程，讲述了建立以个工程的基本步骤，很快上手-The Concise Guide quartus2, described a project to establish the basic steps to start soon
multi_cycle_cpu
- 多周期cpu,multi_cycle_cpu，南京大学计算机系计算机组成原理实验-Of multi-cycle cpu, multi_cycle_cpu, Nanjing University Department of Computer Science Computer principle experiment