资源列表
seqdet
- Verilog编写的有限状态机的程序，实现对一二进制序列的检测，该有限状态机提供8个状态的，可以任意修改，作为测试。-Verilog written procedures for finite state machines to achieve the detection of a binary sequence, the finite state machine with 8 states, and can be freely modified, as a test.
44softkeyboard
- 4乘4键盘的VHDL描述和控制。4乘4键盘是非常常见的输入设备。希望对于正在应用的朋友有所帮助。-4 x 4 keyboard VHDL descr iption and control. 4 x 4 keyboard is a very common input device. Hope that a friend is applying for help.
sram_controleur_top
- Sram controller with 6 commande ports
screen_shoot
- Example of a screen shot module in a FPGA (upload bitmap file by RS232)
bitsyn
- 在ＦＰＧＡ设计中，当接收的数据需要用数据中提取时钟的时候，需要进行同步处理，该文章详细介绍了数据同步处理的过程-In the FPGA design, when the received data need to extract the clock when the data needs to be synchronized, the article introduced in detail the process of data synchronization processing
FIFO
- 完整的FIFO完整源代码，通过仿真 完整的FIFO完整源代码，通过仿真 -Complete FIFO full source code, through the simulation of the complete FIFO full source code, through the simulation of
VHDL_butterfly
- vhdl编写的蝶形算法程序,供大家参考~~~可用于fft的实现-vhdl butterfly algorithm written procedures for your reference ~ ~ ~ can be used for the realization of fft
lunwen
- 潘明海 刘英哲 于维双 (论文) 中文摘要： 本文讨论了一种可在FPGA上实现的FFT结构。该结构采用基于流水线结构和快速并行乘法器的蝶形处理器。乘法器采用改进的Booth算法，简化了部分积符号扩展，使用Wallace树结构和4-2压缩器对部分积归约。以8点复点FFT为实例设计相应的控制电路。使用VHDL语言完成设计，并综合到FPGA中。从综合的结果看该结构可在XC4025E-2上以52MHz的时钟高速运行。在此基础上易于扩展为大点数FFT运算结构。 -Pan Mingha
ynplify
- 详细介绍了syplify工具使用及其注意事项，对FPGA开发者很有帮助。-Described in detail syplify tool use and its attention to matters of the FPGA developers helpful.
DDCA_HDL_Examples
- mpis-CPU的VHDL语言设计，也包含了很多课件和例子。-MPIS-CPU
mips
- 实现了一个简单的微处理器的功能,l里面有累加器，加法器，寄存器-adgfdhgjjj jdhjhgdkhgjhgjhgkjhgkgkh
FLASHROM
- 利用Verilog通过JTAG口对FPGA（AP030）的 flashrom编程-JTAG port through the use of Verilog for FPGA (AP030) in flashrom Programming