CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .00 .01 .02 .03 .04 1005.06 .07 .08 .09 .10 ... 4323 »
  1. arm9

    0下载:
  2. 研究生课程中,ARM9模型简单功能的实现,以及基于文件读入的功能测试。-From graduate courses : ARM9 model, simple function implementation, and functional test based on file-read operation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:284.5kb
    • 提供者:徐东超
  1. 1ddct

    0下载:
  2. 研究生课程 : 一维DCT功能实现,以及测试。-From Graduate courses : one-dimensional DCT function implementation, and testing.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:78.5kb
    • 提供者:徐东超
  1. cache

    0下载:
  2. 利用VHDL语言,仿真cache与主存的关系,使用了类似数组的方法。-using vhdl,tell us the relation between cache and memory.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:328.98kb
    • 提供者:fq
  1. MIPS

    0下载:
  2. 研究生课程 : 简易MIPS核的systemc实现代码-Graduate courses: Simple MIPS core implementation code based on SystemC
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4.42kb
    • 提供者:徐东超
  1. MIPs_caculation

    0下载:
  2. Verilog 实现的32位 定点数运算器-Verilog Number of 32-bit fixed-point arithmetic unit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:4.3mb
    • 提供者:毕栋梁
  1. noise-cancellation

    0下载:
  2. 脉冲噪声消除 对输入数据循环累加并求平局比较-noise cancellation source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-10
    • 文件大小:16.4mb
    • 提供者:ssaaa
  1. ISE--Modelsim

    0下载:
  2. 在ISE工具中使用modelsim进行仿真,并且可用-ISE tools used in the modelsim simulation, and available
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.19mb
    • 提供者:李疯子
  1. xilinx_DDR3-ctl_code

    0下载:
  2. VHDL语言,xilinx,ddr3 控制代码,已实现-VHDL xilinx DDR3ctl code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:98.67kb
    • 提供者:朱陈喜
  1. chuzuchejifeiqi

    0下载:
  2. 能够实验出租车计费系统的描述,下载看完之后-Can describe experimental taxi billing system, finish the download
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.14mb
    • 提供者:qianxing
  1. BasicRSA

    0下载:
  2. VHDL RSA cypher for FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:6.48mb
    • 提供者:mitch
  1. pipeline-RiSC

    0下载:
  2. Pipelined RiSC with testbench
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:335.7kb
    • 提供者:mitch
  1. single_port_ram

    0下载:
  2. Single port RAM file VHDL source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:34.9kb
    • 提供者:mitch
« 1 2 ... .00 .01 .02 .03 .04 1005.06 .07 .08 .09 .10 ... 4323 »
搜珍网 www.dssz.com