CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .19 .20 .21 .22 .23 1324.25 .26 .27 .28 .29 ... 4323 »
  1. fpga2

    0下载:
  2. FPGA学习的非常好的资料,希望广大朋友都可以学习学习啊-FPGA to learn very good information, I hope our friends can learn ah
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-26
    • 文件大小:97.89kb
    • 提供者:任新
  1. EDA_PWM_led

    0下载:
  2. EDA的Verilog程序,使用PWM功能控制亮度的LED-EDA Verilog procedures, using the PWM function to control the brightness of the LED
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-18
    • 文件大小:365.23kb
    • 提供者:阿凡提
  1. shuziqiangdaqi

    0下载:
  2. 采用fpga的时钟分频制作的简易数字抢答器,可以实现5人左右的抢答效果-Using fpga clock divider made simple digital answering device, you can achieve five or so Responder effect
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-26
    • 文件大小:396.59kb
    • 提供者:阿凡提
  1. music_verilog

    0下载:
  2. 本例程使用verilog语言编写的一段用蜂鸣器播放的新闻联播背景音乐,简单易懂,适合初学者。-The routine use of a verilog language news network with a buzzer to play background music, easy to understand for beginners.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-04
    • 文件大小:405.04kb
    • 提供者:彭富林
  1. jianyijiafaqi

    0下载:
  2. 采用MAX+PlusII工具编辑设计的Verilog程序设计的简易加法器。可实现10以内的加法计算-Using MAX+PlusII tools to edit the design of Verilog design of a simple adder. Can be realized within 10 addition calculation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-24
    • 文件大小:1.04mb
    • 提供者:阿凡提
  1. music_qhc

    0下载:
  2. 本例程使用verilog语言编写的一段用蜂鸣器播放的周杰伦的青花瓷,简单易懂,适合初学者。-The routine use of verilog language section with a buzzer play Jay' s blue and white porcelain, easy to understand for beginners.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-05
    • 文件大小:126.58kb
    • 提供者:彭富林
  1. shiyanqdq

    0下载:
  2. 基于FPGA 实现的4人抢答器模块的基础源程序。-FPGA-based realization of four Responder module
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-22
    • 文件大小:850.71kb
    • 提供者:彭元杰
  1. eda_shiyanbaogao

    0下载:
  2. eda实验报告,包括全加器、四选一数据选择器、交通灯。-eda lab reports, including full-adder, four elected a data selector, traffic lights.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-18
    • 文件大小:68.07kb
    • 提供者:安琪
  1. verilog-uart-rs232

    0下载:
  2. verilog HDL 描写的uart程序 由PC端接收然后+1返回 等等 东南大学09级4系综合课程设计-verilog HDL descr iption uart program Received by the PC side and then+1 back。 SEU..
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-10
    • 文件大小:574.56kb
    • 提供者:yu
  1. lab2_cordic

    0下载:
  2. 在FPGA上实现Cordic算法用于计算sin(x)。Cordic算法的全称是Coordinate Rotation Digital Computer ,可以用于实现对多种超越函数的运算。-Implemented on FPGA Cordic algorithm is used to compute sin (x). Cordic algorithm stands Coordinate Rotation Digital Computer, can be used to achieve a var
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-13
    • 文件大小:3.14kb
    • 提供者:金继仁
  1. 1

    0下载:
  2. VHDL频率计的设计 验证过能用 大家一起学习交流-Use VHDL cymometer design validation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-02
    • 文件大小:12.48kb
    • 提供者:xuebing
  1. state_machine

    0下载:
  2. verilog编程状态机实战训练:1.本实例通过实现一个状态机来控制8个LED循环闪亮; 2. 工程在project文件夹里面; 3. 源文件和管脚分配在rtl文件夹里面; 4. 下载文件在download文件夹里面。-verilog programming state machine combat training: 1. This example by implementing a state machine to control 8 LED flashing cycle 2
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-15
    • 文件大小:809.02kb
    • 提供者:李海军
« 1 2 ... .19 .20 .21 .22 .23 1324.25 .26 .27 .28 .29 ... 4323 »
搜珍网 www.dssz.com