CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .51 .52 .53 .54 .55 2756.57 .58 .59 .60 .61 ... 4323 »
  1. cpu

    0下载:
  2. 简单的cpu,以verilog语言写的,希望大家能提点意见。-Simple cpu, the verilog language to write, and I hope we can Tidianyijian.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:77.52kb
    • 提供者:书柬图章
  1. lab3_group27

    0下载:
  2. 数字电路的基本门,有register,fulladder,还有一个洗衣机的控制程序-The basic digital circuit gates, register, fulladder, there is a washing machine control program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:301.32kb
    • 提供者:都是
  1. music.v

    0下载:
  2. 用VHDL硬件描述语言在CPLD实现播放音乐-VHDL hardware descr iption language used for playing music in the CPLD
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:673byte
    • 提供者:jiajinying
  1. ADCODE

    0下载:
  2. 用FPGA控制双ADC0809读写,用于双AD热备控制,用verilog实现-FPGA control with dual ADC0809 read and write, hot standby control for double AD, with verilog implementation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-28
    • 文件大小:10.67mb
    • 提供者:
  1. MPIS_singlecircle-12-12-completed

    0下载:
  2. MPIS单周期指令集,用VHDL编程,能够执行16条指令-MPIS single-cycle instruction set, VHDL programming instructions to perform 16
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.5mb
    • 提供者:黄龙
  1. DAC

    0下载:
  2. DAC spartan 3e starter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:1.01kb
    • 提供者:Truong Toan
  1. typewriter

    0下载:
  2. typewriter, shows characters on lcd about the keys from the de2 board.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:614.12kb
    • 提供者:Tom
  1. cordic_SINE_COSINE_code_vhd

    0下载:
  2. 首先采用cordic坐标旋转数字计算法推导求解三角函数的有效算法,然后利用小角度时的三角函数倍角公式推导有效的三角函数Cos,Sin 求解方法。-First use of cordic CORDIC trigonometric calculations derived an effective algorithm to solve, and then use the small angle formula of trigonometric double angle trigonometric f
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:40.38kb
    • 提供者:世海
  1. full_adder

    0下载:
  2. 用verilog在半加器的基础上实现了全加器,方法简单巧妙,对于FPGA入门学习很有帮助-In the half adder using verilog on the basis of a full adder, simple and clever, very helpful for the FPGA Starter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:267.45kb
    • 提供者:孙超
  1. UniversalVGATVsignalconverterdevelopment

    0下载:
  2. 通用VGA—TV信号转换器的开发,可以作为很好的参考资料-Universal VGA-TV signal converter development, can serve as a good reference
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:288.42kb
    • 提供者:冯伟
  1. TheVHDLGoldenReferenceGuide

    0下载:
  2. 汇编语言VHDL设计的语言及大量例子汇编语言VHDL设计-Assembly language VHDL design language and a large number of examples
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:180.12kb
    • 提供者:胡刚
  1. Watermarking_While_Preserving_The_Critical_Path.ra

    0下载:
  2. Watermarking While Preserving The Critical Path
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:155.52kb
    • 提供者:tao
« 1 2 ... .51 .52 .53 .54 .55 2756.57 .58 .59 .60 .61 ... 4323 »
搜珍网 www.dssz.com