CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .68 .69 .70 .71 .72 3073.74 .75 .76 .77 .78 ... 4323 »
  1. 8bitRISCCPU

    0下载:
  2. 该文件是8位CPU设计硬件描述语言,对于初学者来说可以作为参考-The file is 8-bit CPU design hardware descr iption language can be used as reference for beginners
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:813.86kb
    • 提供者:xiaoma
  1. Stepper_Motor_Controller_Using_LDR

    0下载:
  2. Controlling Speed of Stepper motor using LDR spartan 3E kit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.94mb
    • 提供者:Deepak Singh
  1. FIRforVHDL

    0下载:
  2. 17阶的简易低通滤波(FIR),用quartusII 实现(含实验报告)-17 Order of the simple low-pass filter (FIR), with quartusII implementation (including test report)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:194.64kb
    • 提供者:kevinlyject
  1. sobel

    0下载:
  2. verilog sobel FPGA edge detection-Adopted verilog language realizes sobel edge detection in image processing algorithm
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-04-21
    • 文件大小:10kb
    • 提供者:wkd
  1. zidongpinlv

    0下载:
  2. 4位自动换挡数字频率计设计 1、 由一个4位十进制数码管(含小数点)显示结果; 2、 测量范围为1Hz~9999KHz; 3、 能自动根据7位十进制的结果,自动选择有效数据的高4位进行动态显示(即量程自动转换),小数点表示是千位,即KHz; 4、 为检测设计正确与否,应将时钟通过PLL和手控分频器产生宽范围的多个频率来测试自动换档频率计功能。 -4 automatic transmission design a digital frequency meter, by a 4
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:346.27kb
    • 提供者:李伦特
  1. VGA

    0下载:
  2. 基于FPGA,QUARTUSS||开发环境下的简单图像显示控制-Based on FPGA, QUARTUSS | | development environment simple image display control
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:602.21kb
    • 提供者:sujiebin
  1. cordic_4

    0下载:
  2. VHDL coding cordic 很不错的IP核-VHDL coding cordic
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:232.82kb
    • 提供者:wuyou
  1. xinhaofashengqi

    0下载:
  2. 基于FPGA,QUARTUSS||开发环境下的可调信号发生器的实现,可产生四种波形-Based on FPGA, QUARTUSS | | development environment to achieve adjustable signal generator can produce four kinds of wave
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:1.21mb
    • 提供者:sujiebin
  1. D_latch

    0下载:
  2. 周立功 ACTEl FPGA做的一个D触发器程序-ZLG ACTEl FPGA program to do a D flip-flop
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:751.77kb
    • 提供者:张金
  1. HDL

    0下载:
  2. FPGA的状态机的设计技巧挺有用的 资料-FPGA state machine design techniques
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:118.44kb
    • 提供者:张金
  1. Stepper_motor_fsm

    0下载:
  2. stepper motor fsm is the fsm for stepper motor. It indicates the states of stepper motor.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:640byte
    • 提供者:Deepak Singh
  1. DE2_USB_API

    0下载:
  2. 这个是DE2实验板上关于USB控制的全部资料,具体请大家细看-This is experimental DE2 board all the information on the USB Control, specifically Please take a closer look
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.31mb
    • 提供者:fish
« 1 2 ... .68 .69 .70 .71 .72 3073.74 .75 .76 .77 .78 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭