CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .98 .99 .00 .01 .02 3103.04 .05 .06 .07 .08 ... 4323 »
  1. pwm

    0下载:
  2. 利用Verilog语言产生17路PWM波,控制17路舵机,可以作为IP核添加到AVALON总线上,在nios IDE里用C语言控制。-Using Verilog language production of 17 Road PWM signal to control 17 Servos, can be used as IP core to the AVALON bus, in the nios IDE in control with the C language.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:3.31kb
    • 提供者:尹长生
  1. ScanKey

    0下载:
  2. 在FPGA中用verilog编写的键盘扫描程序,返回时有中断-the program write by verilong which use to scan the switch and return inturrupt in fpga.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:815byte
    • 提供者:zhang
  1. Timer

    0下载:
  2. 假定系统时钟为50MHz,试设计一个电子秒表电路,使其按0.01s 的步长进行计时。该电子秒表具有异步清零和启动/停止计数功能,最大能计到59.99s,并用数码管显示计数值。用发光二极管显示向分钟的进位信号。-Assume that the system clock to 50MHz, the design of an electronic stopwatch test circuit, so the step by 0.01s to time. The electronic stopwatch
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:517.91kb
    • 提供者:邓云鹏
  1. LCD

    0下载:
  2. 使用verilog HDL编写的简单的LCD控制电路,能够显示简单的汉字。-Prepared using verilog HDL simple LCD control circuit that can display simple characters.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.12mb
    • 提供者:邓云鹏
  1. Df3

    0下载:
  2. fpgafft 用 实现dsp 的fft算法 其中有几个文档文件和用vhdl写的1024点 代码-fpgafft dsp with the fft algorithm to achieve a number of documents including documents and written with a vhdl code for 1024 points
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:133.99kb
    • 提供者:fengyike
  1. 23825751div

    0下载:
  2. VHDL的编程很重要 大家要好好看看相信有帮助-VHDL programming is very important we have to take a good look believe help
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:984byte
    • 提供者:张月强
  1. FPGA_9

    0下载:
  2. 关于FPGA的课件,较为详细的讲述了数字处理器和FIFO,关键是有几个相当不错的FIFO程序,对于学习FIFO的人很有帮助-Courseware on the FPGA, more detailed about the digital processor and the FIFO, the key is there are several very good FIFO procedures, helpful for people learning FIFO
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-20
    • 文件大小:5.74mb
    • 提供者:dereklee
  1. Superscalar_processor_verilog

    0下载:
  2. super scalar Processor implemented in Verilog. Details about project included.-super scalar Processor implemented in Verilog. Details about project included.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:119kb
    • 提供者:harsh_ee05
  1. KB

    0下载:
  2. 矩阵键盘的扫描程序,利用状态机思想进行编程,编程环境keil-Matrix keyboard scanner, using a state machine programming ideas, programming environment keil
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:33.68kb
    • 提供者:jinweijun
  1. display

    0下载:
  2. 单片机实现的跑马灯和数字钟点显示,跑马灯速度可调,可以暂停-MCU marquees and digital hour display, marquees speed adjustable, can be suspended
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:21.82kb
    • 提供者:jinweijun
  1. FIFO_Resuorce

    0下载:
  2. 实现同步FIFO功能,很好很不错的,希望大家支持-implemetation FIFI function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4.43kb
    • 提供者:东东
  1. sram

    0下载:
  2. 数据存储和读取电路以一个双端口SRAM为中心,用二进制计数器产生存取地址、以十进制计数器产生欲存储的数据,读出的数据经过LED七段译码,送LED数码管显示-Data storage and reading circuit in a dual-port SRAM as the central access address generated using a binary counter to generate For decimal counter data stored, read out th
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:424.37kb
    • 提供者:william
« 1 2 ... .98 .99 .00 .01 .02 3103.04 .05 .06 .07 .08 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭