CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .99 .00 .01 .02 .03 3104.05 .06 .07 .08 .09 ... 4323 »
  1. FPGA_Interface_Equipment

    0下载:
  2. 跑马灯、串口、矩阵键盘、蜂鸣器、I2C、数码管、拨码开关 vhdl verilog源代码(精华)-Marquees, serial port, matrix keypad, buzzer, I2C, digital control, DIP switch vhdl verilog source code (extract)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.52mb
    • 提供者:李银
  1. led

    0下载:
  2. Verilog 流水灯程序 这个可以作为初级入门练习使用,产生感性认识!-Verilog flow light program that can be used as the primary entry to practice, resulting in perceptual knowledge!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:304.96kb
    • 提供者:xiaoming
  1. fpga_balance_project

    0下载:
  2. 此文件是2009年全国大学生电子设计大赛数字幅频均衡功率放大器的数字部分工程文件,包括modelsim的仿真部分。-This file is the 2009 National Undergraduate Electronic Design Contest figures the number of amplitude-frequency balanced power amplifier part of the project documents, including the modelsim
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-01
    • 文件大小:13.47mb
    • 提供者:肖康
  1. display_fpga_coordinate(backup)

    0下载:
  2. 该文件基于fpga实现的数字示波器的lcd显示控制部分,可以实现坐标与波形显示。文件包括modelsim部分仿真程序。-The document is based on fpga implementation of digital oscilloscope lcd display control part can be achieved with the waveform display coordinates.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.26mb
    • 提供者:肖康
  1. bijiaoqi

    0下载:
  2. 比较器,含有仿真波形,是万能的比较器,有底层模块和顶层模块-comparor
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:15.86kb
    • 提供者:花儿
  1. fix_float

    0下载:
  2. 该程序的功能是将18位的定点数转换成15位(1,5,9)格式的浮点数,-The program' s function is to set the 18-bit conversion of 15 points (1,5,9) format floating-point,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:581.78kb
    • 提供者:陈晓
  1. float_fixnumber

    0下载:
  2. 将15位(1,5,9)格式的浮点数转换成18位的定点数-To 15 (1,5,9) floating-point format into 18 fixed points
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:365.57kb
    • 提供者:陈晓
  1. uart_core(V2_0)

    0下载:
  2. 本例为自己编好的VHDL的基于uart的FPGA的 设计。-In this case for their own good VHDL code uart of FPGA-based design.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.14mb
    • 提供者:xinlinrong
  1. VHDLbaseddesignofmusicplayer

    0下载:
  2. 在EDA开发工具Quartus II 6.0平台上,采用VHDL语言层次化和模块化的设计方法,通过音符编码的设计思想,预先定制乐曲,实现动态显示乐曲演奏电路的设计,并在此基础上,基于同一原理,使此电路同时具备了简易电子琴的功能,使基于CPLD/FPGA芯片的乐曲播放数字电路得到了更好的优化,提高了设计的灵活性和可扩展性。- Based on the QuartusII-the EDA development tool, this design has adopted the method of
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:95.18kb
    • 提供者:bianwei
  1. trafficlights

    0下载:
  2. 用VHDL语言实现是状态机的交通信号灯的程序源代码,用三种方式实现。-Using VHDL language is a state machine source code of traffic lights, in three ways.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4.82kb
    • 提供者:bianwei
  1. EDAtechnologies

    0下载:
  2. 此为本人学习VHDL语言时的笔记,内容非常详细,对于初学EDA技术的人来讲是很好参考知识。其中包括简单的编程和较复杂的编程,很有用的东西。-This is my notes when learning VHDL language, the content is very detailed and EDA technologies for the beginner who is a good reference in terms of knowledge. These include simple
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:122.65kb
    • 提供者:bianweiy
  1. image_control

    0下载:
  2. NIOSII通过IP核读取CMOS图像传感器在SDRAM中的数据-NIOSII read through the IP core in CMOS image sensor data in SDRAM
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:654byte
    • 提供者:尹长生
« 1 2 ... .99 .00 .01 .02 .03 3104.05 .06 .07 .08 .09 ... 4323 »
搜珍网 www.dssz.com