CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .02 .03 .04 .05 .06 3107.08 .09 .10 .11 .12 ... 4323 »
  1. TheLEDlightsbasedonVHDLprogram

    0下载:
  2. 基于VHDL实现LED等的控制,可作为后续交通灯设计的基础程序。已调试运行成功。-LED-based VHDL to achieve such control, can be used as the basis for follow-up procedures for traffic signal design. Has been successful commissioning.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:291.97kb
    • 提供者:戚澈
  1. butterfly

    0下载:
  2. 蝶形运算的VHDL代码 已通过quartusii编译仿真-VHDL Butterfly computing simulation code has been compiled by quartusii
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:3.22mb
    • 提供者:justin
  1. p8fft

    0下载:
  2. 8点位数可变FFT算法的VHDL语言 已通过quartusii编译仿真-8-digit variable FFT algorithm VHDL, simulation has been compiled by quartusii
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-12
    • 文件大小:2.57mb
    • 提供者:justin
  1. Power_Supply_Integrity

    0下载:
  2. altera的FPGA电源完整性白皮书,提供了旁路、去耦电容大小的计算-altera s FPGA power supply intergity
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:14.44kb
    • 提供者:刘畅
  1. ethernet_tri_mode

    0下载:
  2. The code of MAC on Verilog from internet
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:3.2mb
    • 提供者:long xu
  1. UART

    0下载:
  2.  UART是一种通用串行数据总线,用于异步通信。该总线双向通信,可以实现全双工传输和接收。在嵌入式设计中,UART用来与PC进行通信,包括与监控调试器和其它器件,如EEPROM通信。-UART is a universal serial data bus for asynchronous communication. The two-way communication bus, can achieve full-duplex transmit and receive. In embedded d
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.38kb
    • 提供者:xihonsho
  1. VGAcaisexinhaokongzhiqixiugaiban

    0下载:
  2. 这个是我们的课程设计,通过在网上寻找相关资料,设计出了行场扫描电路模块和颜色编码模块,然后设计整体顶层文件,最终实现VGA依次显示8种颜色的功能,其中,按键为MD,按一次,颜色变一次。-This is our curriculum design, through the Internet to find relevant information, to design a line of field scanning circuit module and color-coded blocks, a
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:666.03kb
    • 提供者:胡博伟
  1. Orthogonal_wave_generator

    0下载:
  2. 基于DSP Builder开发的正交波形发生器-Orthogonal wave generator
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.62mb
    • 提供者:hejianhua
  1. IIR_filter_design

    0下载:
  2. IIR滤波器的vhdl语言设计的简单滤波器-vhdl for iir filter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-09-26
    • 文件大小:608byte
    • 提供者:hejianhua
  1. fir_gen

    0下载:
  2. fIR(有限冲击响应)滤波器基于vhdl语言开发-FIR filter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.18kb
    • 提供者:hejianhua
  1. fir_lms

    0下载:
  2. 基于FIR滤波器的自适用滤波器的实现 vhDL语言-FIR LMS
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:1.19kb
    • 提供者:hejianhua
  1. FULLTEXT01

    0下载:
  2. this a program that contains the vhdl m file and vhdl code for the hole block diagram system-this is a program that contains the vhdl m file and vhdl code for the hole block diagram system
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:549.43kb
    • 提供者:kareem
« 1 2 ... .02 .03 .04 .05 .06 3107.08 .09 .10 .11 .12 ... 4323 »
搜珍网 www.dssz.com