CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .05 .06 .07 .08 .09 3110.11 .12 .13 .14 .15 ... 4323 »
  1. viterbidec

    0下载:
  2. 关于fpga的论文,很有使用价值,希望大家能用的上。-Papers on the fpga, great value, I hope everyone can be the last.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1.64kb
    • 提供者:liuzhiyu
  1. source

    0下载:
  2. VerilogHDL的一些典型应用例子,附带程序-VerilogHDL examples of some typical applications, with programs
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:169.17kb
    • 提供者:
  1. Verilog

    0下载:
  2. 东南大学Verilog HDL经典讲义,有助于初学者的学习-Southeast University, Verilog HDL classic lectures to help beginners learn
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:582.18kb
    • 提供者:
  1. Demultiplexer

    0下载:
  2. 解复用器,很好很强大的程序 解复用器,很好很强大的程序-DEscr iptION : Demultiplexer -- Width: 8 -- Number of terminals: 4 -- Output enable active: HIGH -- Output active : HIGH
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:532byte
    • 提供者:王想
  1. SHIFTER

    0下载:
  2. 使用VHDL语言编写的移位加法器,经过硬件实现通过-shifter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:142.92kb
    • 提供者:Saint Zhang
  1. sin_gnt

    0下载:
  2. 用FPGA实现的正选信号发生器,可以用于后续实验的信号源-sin_gnt
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:912.61kb
    • 提供者:Saint Zhang
  1. adder

    0下载:
  2. 完成8位全加器功能,从最底层的半加器到1位全加器在到8位全加器的完整设计-adder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:392.12kb
    • 提供者:Saint Zhang
  1. transfer

    0下载:
  2. 实现UART的发送功能,采用了状态机来描述其功能。-Achieve UART transmit function, using the state machine to describe its function.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:1.12kb
    • 提供者:liu weiwei
  1. dianziqingsheji

    0下载:
  2. 实现拟想要的音乐,基于at89s51单片机的电子琴设计!-To achieve the desired music to be based at89s51 keyboard microcontroller design!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:276.07kb
    • 提供者:唐一峰
  1. UART_VHDL

    0下载:
  2. UART VHDL component
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.94kb
    • 提供者:Dmitry
  1. CRC16_VHDL

    0下载:
  2. CRC16 VHDL component implements sequential algorithm for incoming data CRC16 calculation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:2.65kb
    • 提供者:Dmitry
  1. Xilinx_Beginners_Book

    0下载:
  2. XILINX fpga 初学手册。只适合入门-XILINX BEGINNERS BOOK
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-21
    • 文件大小:5.95mb
    • 提供者:sy
« 1 2 ... .05 .06 .07 .08 .09 3110.11 .12 .13 .14 .15 ... 4323 »
搜珍网 www.dssz.com