资源列表
labview 一维小波去噪
- labview中利用matlab进行一维小波去噪
用Verilog做的SD卡控制器(有详细的注释)
- SDIO 接口，实现SD卡的控制器功能，带有详细的注释(SDIO Interface,to realize the controller of SD Card,and have detail descr iption.)
2017级计算机组成原理课程设计任务1--CPU设计实验
- 学习计算机组成原理的必备利器 用实际操作来亲身感受计算机的内部工作原理(A necessary tool for learning the principle of computer composition Experience the inner workings of a computer with actual operation)
elevator
- de2-115开发板2人6层电梯Verilog语言实现(Verilog language implementation of de2-115 development board 2-person 6-layer elevator)
Modelsim 10.2c
- Crack of Modelsim 10.2c
国产FPGA参考设计IPCORE_UART_example_M5&M7
- 国产FPGA的UART参考设计IPCORE源代码。 The IP provides two kinds of simplified interface connected to EMIF bus and AHB bus for communication with 8051 core and ARM core.The two kinds of interface are full-duplex serial communication interface. Support programmabl
CY7C68013A usb测试例程
- PC通过CyConsole工具往USB EP2端点FIFO中写入512byte数据，然后EP2端点FIFO中的数据搬运到EP6端点的FIFO中，最后PC通过CyConsole工具从EP6端点的FIFO中读出512byte数据，实现USB loopback功能测试。
FPGA RMII接口实现UDP
- Verilog实现RMII接口UDP网络传输，源代码
MUX21A
- MUX21A的VHDL程序，可供eda初学者使用，如有需要，请自取
quartus4节拍脉冲发生器
- 利用d触发器实现单周期的4节拍脉冲发生器
双电梯控制器
- 使用verilog实现的双电梯控制器，1-9层，仿真通过(a bi-elevator controller written in VerilgHDL, which has floor1-9, simulation passed)
数字跑表
- 该跑表具有启动、复位、暂停、暂停后继续计时等功能 能显示的秒计数时间精确到小数点后第二位，即能显示**.**s