CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

按时间 按下载 按文件大小

排序选择：

« 1 2 ... .50 .51 .52 .53 .54 355.56 .57 .58 .59 .60 ... 4323 »

  1. DATA_16QAM_MAP1

    0下载：
  2. 64QAM星座映射的VERILOG代码zszszs(64QAM constellation mapping VERILOG code)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-05-07
    • 文件大小：1kb
    • 提供者：梵高先生11

  1. divide

    0下载：
  2. 一个频率可调节的DDS。带仿真数据还有板及仿真(A frequency adjustable DDS. Simulation data, board and simulation)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-05-07
    • 文件大小：6.63mb
    • 提供者：时间猎人

  1. rtl

    0下载：
  2. Learn the code freely to provide everyone with learning and hope to help everyone. Thank you

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-05-07
    • 文件大小：9kb
    • 提供者：度小心

  1. scg_seg

    0下载：
  2. led灯循环依次点亮，共11位数字，从右到左依次亮(The LED lights are lit in turn, with 11 digits from right to left.)

  3. 所属分类：VHDL/FPGA/Verilog

  1. edaczcjfq

    0下载：
  2. 出租车计费，器设计一个出租车自动计费器，计费包括起步价、行车里程计费、停止和暂停不计费三部分。现场模拟汽车的启动、停止、暂停和换挡状态。分别用四位数码管显示金额和里程，各有两位小数，行程 3公里内，起步费为6元，超过3公里，以每公里1.3元计费(Car repair billing device)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-05-07
    • 文件大小：1.49mb
    • 提供者：jdjddjdj

  1. memory生成和接口说明

    0下载：
  2. memory生成结构说明文档；使用Verilog语言(Memory generated structure descr iption document)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-05-07
    • 文件大小：348kb
    • 提供者：zhaolinWang

  1. 接口板原理图.tar

    0下载：
  2. 这是智芯科技的EP2C8Q208C8N接口板原理图，只有芯片原理图，供大家参考。(EP2C8Q208C8N interface board schematic diagram)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-05-07
    • 文件大小：147kb
    • 提供者：傻了吧

  1. BT1120编解码时序量产代码

    0下载：
  2. BT1120 模块化代码，共享给大家，需要FPGA 实现BT1120 编码或者解码功能绝对有用，包含编码、解码、仿真文件(BT1120 encode & BT1120 decode & sim)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2019-12-06
    • 文件大小：4kb
    • 提供者：tianson

  1. Greedy_snake

    0下载：
  2. 用FPGA实现贪吃蛇小游戏，四个按键控制方向，VGA显示器显示游戏界面(Use FPGA to realize the snake game)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2020-11-18
    • 文件大小：6.99mb
    • 提供者：拉篮及

  1. 10_100m_ethernet-fifo_convertor

    0下载：
  2. 10_100m_ethernet-fifo_convertor

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2020-09-15
    • 文件大小：482kb
    • 提供者：二叠好

  1. DA输出控制LED亮度

    0下载：
  2. 通过数模转换DA输出控制LED的亮度，有助于学习数模转换(Controlling the brightness of LED through digital to analog DA output is helpful to learn digital to analog conversion.)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-05-22
    • 文件大小：820kb
    • 提供者：~浮生若梦~

  1. dsm3b

    0下载：
  2. 3bDSM for PLL，which can achieve fractional divider ratio(3bDSM for PLL which can achieve fractional divider ratio)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2021-02-23
    • 文件大小：10kb
    • 提供者：alan114
« 1 2 ... .50 .51 .52 .53 .54 355.56 .57 .58 .59 .60 ... 4323 »
搜珍网 www.dssz.com