资源列表
ITU_656_Decoder
- Aletra DE2开发板 ITU_656_Decoder-ITU_656_Decoder
Modulo.vhd
- modulo 2 adder using for some DSP applications
VHDL_8_-bit_square
- VHDL program-Calculate an 8-bit number squre.
13_flash
- 用于读写8位数据口的FLASH芯片，使用Quartus II开发，Verilog文件-used to read or write the 8bit Flash Chip,developed by Quartus with Verilog language
fifo8x9
- 8位深，9位宽FIFO VHDL源码设计，如需改进可在此基础上扩展
spi_master
- SPI接口的实现以及对外设的读写操作，其中包扩了几种工作方式，同时可以读取外设的版本号，传输速率可以达到2Mbps-SPI interface implementation, as well as read and write operations on the peripheral, which extended several work packages at the same time can read the version number of peripherals, transfer
11
- 本题为verilog HDL实现的占空比为1：1的分频器-Divider
ALU1
- ALU 指令格式(16位） op DR SR fun 0--3 4—7 8--11 12--15 指令类 OP码 指令 FUN 功能描述 控制 0000 NOP 0000 空指令 HLT 0001 停机 有条件跳转 0010 JZ 0000 Z=1，跳转 JC 0001 C=1，跳转 JNC 0010 C=0，跳转 JNZ 0100 Z=0，跳转 Jump 0101 无条件跳转 LOAD 001
YCbCr_RGB_10bit
- YCbCr 转 RGB模块，以应用于项目中。 该模块可将10bitYCbCr分量视频转换为12bitRGB视频，需消耗乘法器。-YCbCr turn RGB module, to apply to the project. The module can be 10bitYCbCr component video converted to 12bitRGB video, need to consume multiplier.
fifo89
- 一个先进先出缓冲器的vhdl源代码，深度是8，宽度是9位。-A FIFO CODE IN VHDL.
hengwenxiang
- 恒温控制器，由状态机连接到温度传感器，温度控制的控制。该代码是用verilog编写的恒温控制，在每个语句有一个中文的描述-Thermostat controller, controlled by a state machine connected to the temperature sensors, temperature control. The code is written in verilog thermostat control, after each statement has a
testbench_top_level.vhd
- testbench for top level, vhdl, audio synthesizer, top level