CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .48 .49 .50 .51 .52 353.54 .55 .56 .57 .58 ... 4323 »
  1. multi_vhdl

    0下载:
  2. 四位乘法器的VHDL源程序-four Multiplier VHDL source
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.05kb
    • 提供者:张庆辉
  1. PN7

    0下载:
  2. vhdl语言实现 pn码发生器 dpsk调制 以及扩频器-pn code generator vhdl language modulation and spread spectrum devices dpsk
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1.05kb
    • 提供者:kid
  1. softdrink_testbench

    0下载:
  2. 一种可应用于自动售货机的状态机的verilog HDL描述-Verilog HDL descr iption of a state machine used in vending machines
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-07
    • 文件大小:1.05kb
    • 提供者:pppp
  1. vhdl_bujindianjikongzhiqi

    1下载:
  2. vhdl编写步进电机控制器(基于FPGA)-the preparation of vhdl stepper motor controller
  3. 所属分类:VHDL编程

    • 发布日期:2013-10-17
    • 文件大小:1.05kb
    • 提供者:jiangp
  1. 7279-keyboard-display

    0下载:
  2. 该程序是7279键盘显示程序,该程序是由汇编语言编写,可在单片机最小系统上运行-The program is the 7279 keyboard display program, the program is written in assembly language, and can be run in the smallest single-chip system
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.05kb
    • 提供者:陈衡
  1. UP3_CLOCK2

    0下载:
  2. UP3开发板上的时钟控制源代码文件,VHDl编写-degrading development control board clock source documents, prepared VHDl
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.05kb
    • 提供者:xufeng
  1. DSP_EMIF_if

    0下载:
  2. fpga开发的程序,内容都不错,主要是top_test
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.05kb
    • 提供者:bob
  1. Electronic-Design-Automation

    0下载:
  2. 用vhdl语句描述4位等值比较器,4选1多路选择器,8位奇偶校验电路功能-VHDL language used to describe the equivalent four comparators, 4 election more than one MUX, 8-bit parity circuit functions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:1.05kb
    • 提供者:徐靖
  1. lcd

    0下载:
  2. 用sopc技术实现对128*64的lcd液晶显示。这里是它的程序。 -Sopc technology used for implementation of 128* 64 LCD lcd. Here is the procedure.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.05kb
    • 提供者:zlw
  1. OscilloscopePrototype

    0下载:
  2. A prototype of Digital Oscilloscope
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.05kb
    • 提供者:Ran
  1. crc8_4

    0下载:
  2. crc8代码 数据位宽为4 ,用verilog编的码-crc8 datawidth 4 verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.05kb
    • 提供者:chenk
  1. SONGYFQ

    0下载:
  2. 用VHDL设计的电路,输出接到喇叭可播放乐曲“一分钱”。适合做课程设计。-Circuit design with VHDL, output to speakers can play music, " a penny." Suitable curriculum design.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:1.05kb
    • 提供者:
« 1 2 ... .48 .49 .50 .51 .52 353.54 .55 .56 .57 .58 ... 4323 »
搜珍网 www.dssz.com