CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .55 .56 .57 .58 .59 360.61 .62 .63 .64 .65 ... 4323 »
  1. PCM30-Verilog-source-code

    0下载:
  2. 使用Verilog设计PCM30基群帧同步电路 电路功能说明: 1.输入码流DATA,速率为2.04Mb/S;每帧256bit,其中前8bit为帧同步码;偶数帧的帧同步码为10011011,奇数帧的帧同步码为110XXXXX(X为任意值)。 2.系统初始状态为失步态,失步信号FLOSS输出低电平,电路在输入码流里逐比特搜寻同步码,当搜寻到第一个偶帧同步码后,电路转为逐帧搜寻,当连续三帧均正确地搜寻到同步码后,系统状态转为同步态,失步信号输出高电平;否则电路重新进入逐比特搜寻状态。
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.06kb
    • 提供者:Simon
  1. pd064vt5

    0下载:
  2. 用vhdl编写的lcd控制器,已经应用到了实际的生产中
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.06kb
    • 提供者:曾工
  1. cache

    0下载:
  2. 本文给出了一个cache的所有源代码,存为txt格式的压缩包-this is a code of a cache
  3. 所属分类:VHDL编程

    • 发布日期:2013-10-19
    • 文件大小:1.06kb
    • 提供者:张的的
  1. RCA

    0下载:
  2. ripple carry adder vhdl code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.06kb
    • 提供者:amirul
  1. fifo8_8

    0下载:
  2. 8*8位的fifo数据缓冲器的vhdl源程序。经过quartus ii 6.0 验证成功。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.06kb
    • 提供者:李松
  1. cordic.rar

    2下载:
  2. 使用CORDIC算法求算反正切值,非常实用,大家可以下来,The use of CORDIC algorithm calculating arctangent value, very useful, we can down
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:1.06kb
    • 提供者:江山
  1. countall

    0下载:
  2. 时钟总片,有年月日分钟秒钟,秒表,三个闹钟,调时。总共需要三个控制键-clack system
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.06kb
    • 提供者:邹翼
  1. b.cpp

    0下载:
  2. This all about c++ programming language for new c++ users-This is all about c++ programming language for new c++ users
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.06kb
    • 提供者:Chan Li Li
  1. VHDL-program-for-vending-machines

    0下载:
  2. 这是自动售货机的VHDL程序,能够实现自动售货功能,只要将钱投进没去,就会得到你所要求的货物!-VHDL program of the vending machine, vending, as long as the money into did not go get the goods you have requested!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:1.06kb
    • 提供者:徐辉
  1. FPGA-traffic-light

    1下载:
  2. 基于FPGA的交通灯控制器的设计,利用的是verilog HDL 语言。-design of traffic light based on FPGA,use the veriog HDL language.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:1.06kb
    • 提供者:夏勇
  1. main

    0下载:
  2. 统计文档中出现某个人名的频率 适合于词频统-Statistics document the frequency of a person s name for the word frequency statistics
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:1.06kb
    • 提供者:陈煜诚
  1. AD_CONTROLLER

    0下载:
  2. 上面的VHDL代码是用来控制AD7890读写的模块,编译通过,很有用的哦!-AD67890 control reader module
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:1.06kb
    • 提供者:xingzhanpeng
« 1 2 ... .55 .56 .57 .58 .59 360.61 .62 .63 .64 .65 ... 4323 »
搜珍网 www.dssz.com