资源列表
dds
- 用FPGA实现DDS,可变频,幅值由硬件完成
VHDL_to_UART
- 用VHDL编写的串口通讯程序,包括几个不同的程序例子,也可以用verilog进行改写。
38decoder
- 使用Verilog硬件描述语言编程的38译码器,包含测试描述
A-to-D-VerilogHDL
- 在硬體上將十進制轉二進制,不需要使用加法器的運\算方式,大大減少運\算的時間。
DEMO_62
- 16位CUPIP核,完全运行的好的东西,可以直接拿来用的!
fpq
- 用verilog写的各种实用的分频器,很好的参考例子。
FPGA_write_sram
- FPGA向SRAM中写入数据,VHDL编程
tri_state
- EDA 双向端口的输入输出程序 快点来下在啊
DFF1
- 由VHDL 语言实现的D触发器利用的是QUARTUES环境已经得到验证
PULSE
- 由VHDL 语言实现的数控分频 利用的是QUARTUES环境已经得到验证
DAC0832
- 由VHDL 语言实现的DA0832器利用的是QUARTUES环境已经得到验证
PIPELINE_MUL_ADD
- 利用2個加法器及2個乘法器加上平行化處理來實現