CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .23 .24 .25 .26 .27 428.29 .30 .31 .32 .33 ... 4323 »
  1. Altera_lcd_color_bar_117

    0下载:
  2. altera公司飓风四代芯片,LCD屏幕彩条显示,有效实现行、场扫描。练习FPGA驱动VGA或LCD显示的入门程序(Altera hurricane four generation chip, LCD screen color display, the effective realization of line and field scanning.Practice FPGA to drive VGA or LCD display)
  3. 所属分类:VHDL/FPGA/Verilog

  1. verilog-i2c-master

    0下载:
  2. i2cccccc masyettttttttttttt
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-08
    • 文件大小:48kb
    • 提供者:ramesh231
  1. hispi_example_design

    0下载:
  2. hispi high spededddddddddddddddd
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-08
    • 文件大小:619kb
    • 提供者:ramesh231
  1. ug901-vivado-synthesis-examples

    0下载:
  2. verilog edge detector codee, for vibado tollssssss
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-08
    • 文件大小:60kb
    • 提供者:ramesh231
  1. attachments

    0下载:
  2. fpga master fofo design continous data transmission
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-08
    • 文件大小:11kb
    • 提供者:ramesh231
  1. H_Card

    0下载:
  2. 可以用来实现生日贺卡的功能——北邮人数电实验专属代码(The function that can be used to achieve a birthday card)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-08
    • 文件大小:1.18mb
    • 提供者:ByrPx
  1. 4

    0下载:
  2. 设计一个轨道交通自动售票电路,只接受1,2,5元人民币,每张票价定额5元,并支持找零。要求: (1)用状态机方法设计;(Design an automatic rail transit ticketing circuit, accepting only 1, 2, 5 yuan, 5 yuan per ticket, and support change. Requirements: (1) design with state machine method;)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-08
    • 文件大小:16kb
    • 提供者:LIMBO2K
  1. 0_verilog

    0下载:
  2. 适合入门学习,简单易学,方便易懂。适合入门学习。(Suitable for introductory learning)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-09
    • 文件大小:3.18mb
    • 提供者:我山谷
  1. keypad

    0下载:
  2. switch code for lpc2148 software used:keil
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-09
    • 文件大小:111kb
    • 提供者:bunny@
  1. 1_switch

    0下载:
  2. a switch control for motor and keypad using keil for lpc2148
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-09
    • 文件大小:65kb
    • 提供者:bunny@
  1. 状态机

    0下载:
  2. 设计一个简单的数字电路用于电子卖报机,要求如下: 报纸价格为1.5元;投币器只接受5角和1元硬币;投币器不找零。当投入金额合适时,报纸出口打开,否则关闭。用Verilog完成设计。(The design of a simple digital circuit for electronic selling machine, the following: The price is 1.5 yuan; the coin only accept 5 cents and $1 coin coin do
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-09
    • 文件大小:1kb
    • 提供者:victorzn
  1. pipelined_fft_128_latest.tar

    0下载:
  2. RTL IMplementaion for the project
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-09
    • 文件大小:212kb
    • 提供者:Unnam
« 1 2 ... .23 .24 .25 .26 .27 428.29 .30 .31 .32 .33 ... 4323 »
搜珍网 www.dssz.com