CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .27 .28 .29 .30 .31 432.33 .34 .35 .36 .37 ... 4323 »
  1. liushuideng

    0下载:
  2. Cyclone V开发实验板实现FPGA的8位流水灯(Cyclone V development of experimental board to realize 8 bit flow lamp of FPGA)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-08
    • 文件大小:4.18mb
    • 提供者:wwda
  1. FPGAstudy

    0下载:
  2. CYCLONE V实现按键对LED灯的控制(CYCLONE V control the control of LED lamp)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-08
    • 文件大小:7.07mb
    • 提供者:wwda
  1. miaobiao

    0下载:
  2. Cyclone V开发板实现数字秒表功能,带有启动,暂停,复位功能。可以显示小时,分钟,秒。(Cyclone V development board implements digital stopwatch function, with start, pause, reset function. It can be shown hours, minutes, seconds.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-08
    • 文件大小:7.86mb
    • 提供者:wwda
  1. 8位二进制转bcd码

    0下载:
  2. 八进制转换码 硬件描述语言,通过测试,能用(b to bcd code very easy and readily to understand)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-08
    • 文件大小:644kb
    • 提供者:ougan
  1. rs485

    0下载:
  2. communication rs232 in vhdl with clock divider, counter, buffer, rs232tx, rs232rx.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-08
    • 文件大小:14kb
    • 提供者:le noach
  1. altera_avalon_i2c

    0下载:
  2. avalon转i2c总线Verilog代码(i2c master Verilog code)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-08
    • 文件大小:11kb
    • 提供者:逐末
  1. KEY-shuzizhong

    0下载:
  2. 设计按键的挪位,和时钟通过按键进行加减以及复位(Design key position and clock add and subtract and reset)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-08
    • 文件大小:322kb
    • 提供者:布丁猫
  1. 程序

    0下载:
  2. 基于18b20单片机测温度,温度误差不大于0.2(Measuring temperature based on 18B20 single chip, The temperature error is not more than 0.2)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-08
    • 文件大小:36kb
    • 提供者:爱你要
  1. gate2

    0下载:
  2. 二输入门代码,作业学习,数字逻辑电路答案条件好多(the ppt for study very very good)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-08
    • 文件大小:432kb
    • 提供者:小庆小庆
  1. crossbar

    0下载:
  2. 2 master - 2 slave communication crossbar
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-08
    • 文件大小:15kb
    • 提供者:taso999
  1. round_robin

    0下载:
  2. Round Robin priority arbiter
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-08
    • 文件大小:46kb
    • 提供者:taso999
  1. IP核的生成

    0下载:
  2. 讲述了FPGA中IP核的使用方法,对于初学者很有帮助。(The method of using IP core in FPGA is described.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-08
    • 文件大小:2.94mb
    • 提供者:jihan
« 1 2 ... .27 .28 .29 .30 .31 432.33 .34 .35 .36 .37 ... 4323 »
搜珍网 www.dssz.com