CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .31 .32 .33 .34 .35 436.37 .38 .39 .40 .41 ... 4323 »
  1. miaobiao

    0下载:
  2. 秒表数码管实现,通过仿真验证,已下载到板子验证(The realization of the stopwatch digital tube)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-07
    • 文件大小:594kb
    • 提供者:aiwosuoai5015
  1. fir_interpolation

    0下载:
  2. FIR INTERPOLATION FOR HDL OPTIMIZATION
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-07
    • 文件大小:256kb
    • 提供者:dagl91
  1. pro1102

    0下载:
  2. 基于Spartan3e交通灯简易尝试,verilog hdl project(A simple attempt based on Spartan3e traffic lights, Verilog HDL project)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-07
    • 文件大小:227kb
    • 提供者:pb007
  1. FPGA_UART

    0下载:
  2. 代码已通过实验测试,实现串口助手在线调试(The serial debug of the serial port of UART is realized through FPGA. The result is very successful after testing.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-07
    • 文件大小:2.09mb
    • 提供者:发哥在此
  1. alu4

    0下载:
  2. 实现了ALU4的8种运算,加减法运算,和运行,或运算等(8 operations of ALU4 are realized)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-07
    • 文件大小:470kb
    • 提供者:mengtao123
  1. adder_fp

    0下载:
  2. Floating Point adder
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-07
    • 文件大小:1kb
    • 提供者:zhun6624
  1. iic_AT24C02

    0下载:
  2. verilog语言。iic读写epprom(Verilog iic .Epprom readand write)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-07
    • 文件大小:477kb
    • 提供者:Salieri
  1. wu

    0下载:
  2. 对汽车交通尾灯控制,使用vhdl语言实现。里面有工程代码,效果很好。(The steering control of the car traffic taillight is realized by using the VHDL language.)
  3. 所属分类:VHDL/FPGA/Verilog

  1. Xilinx的增量编译技术

    0下载:
  2. 增量编译技术,其基本原理就是根据前一次编译的结果,只重新编译部分修改过设计,其它部分则沿用前一次编译的结果,这样就可以缩短总体的编译时间(Incremental compilation technology, the basic principle is based on the results of the previous compilation, only re-editing part of the modified design, the other part is based on
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-07
    • 文件大小:67kb
    • 提供者:小旦
  1. elevator

    0下载:
  2. 电梯运行的控制系统,FPGA实现,基于Verilog(Control system of elevator operation)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-07
    • 文件大小:1kb
    • 提供者:proud
  1. Orthogonization_Module

    0下载:
  2. 接收机数字部分正交混频模块‘ 包括verilog代码 matlab仿真 word文档 testbench代码(Receiver digital part orthogonal frequency mixing module ' Including Verilog code Matlab simulation Testbench code)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-07
    • 文件大小:1.71mb
    • 提供者:nokkk
  1. FRJ_HN1702_Assignment3_ThangNN6

    0下载:
  2. Horizontal size of Unix machines. The latest name of the AS400 is the IBM Iseries (I = Integrated), which is integrated because it is sold with all the pre-installed programs. The AS400 is aimed at mid-market companies, with few technical teams to ma
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-07
    • 文件大小:1.11mb
    • 提供者:haifdfdf
« 1 2 ... .31 .32 .33 .34 .35 436.37 .38 .39 .40 .41 ... 4323 »
搜珍网 www.dssz.com