CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .31 .32 .33 .34 .35 436.37 .38 .39 .40 .41 ... 4323 »
  1. BJ-EPM_entire_board_test_code.

    0下载:
  2. BJ-EPM240V2实验例程以及说明文档实验之BJ-EPM整板测试用代码,BJ-EPM240V2 experimental test routines as well as documentation of the entire board BJ-EPM test code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.29mb
    • 提供者:王建毅
  1. Schematic_BJ_EPM240V2.rar

    0下载:
  2. BJ-EPM240V2实验例程以及说明文档实验之BJ_EPM240V2原理图,BJ-EPM240V2 experimental test routines as well as documentation of schematics BJ_EPM240V2
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:236.66kb
    • 提供者:王建毅
  1. shixian.rar

    0下载:
  2. 该文件是一份本人设计的实验报告,报告内详细说明了用VHDL语言,设计一个三位动态显示的计数器。采用模块化得设计,设计通过了仿真以及下载实现。总的文件是:shixian.vhd,下面包括四个元件:jishu1000.vhd,xzqh.vhd,senvedec.vhd,disp.vhd.,this paper uses vhdl to complement a design about how to make three leds display at the same time.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:88.62kb
    • 提供者:tedquan
  1. add.rar

    0下载:
  2. 流水线乘法器与加法器 开发环境:Modelsim(verilog hdl),Multiplier and adder pipeline development environment: Modelsim (verilog hdl)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:1.31kb
    • 提供者:来法旧佛
  1. B.rar

    0下载:
  2. altera usb下载线原理图和cpld程序,altera usb download cable schematics and procedures cpld
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:59.61kb
    • 提供者:peter
  1. zhuanpan.rar

    1下载:
  2. 增量式光电编码器输出四分频脉冲计数,分别为A,B两路信号,Incremental optical encoder pulse count output frequency of a quarter, namely A, B two-way signal
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-05
    • 文件大小:772byte
    • 提供者:方培潘
  1. ADPLL.rar

    0下载:
  2. 全数字锁相环(adpll)的部分源程序代码,是其中最重要的部分。,All-digital phase-locked loop (adpll) part of the source code, is one of the most important part.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-05-16
    • 文件大小:1.52kb
    • 提供者:林飞
  1. TFT-TGB-CONTROL.rar

    1下载:
  2. TFT-LCD-RGB的控制驱动显示程序,LCD_RGB CONTROL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3.95mb
    • 提供者:shiquan
  1. RSC.rar

    0下载:
  2. Turbo码编码器的两个分量编码器RSC,主要由四个移位寄存器和两个模2加法器组成,Turbo code encoder of the two component encoders RSC, mainly by the four shift register and the two-mode adder composed of 2
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:1kb
    • 提供者:sunhao
  1. vhdl_model.rar

    0下载:
  2. VHDL实例,各个方面均有,基本语法,状态机,汉明码,寄存器,步进电机控制器,表决器,多路选择器,译码器等等,VHDL model,include: basic grammer,moore mealy state machine,register,counter,multi,decoder,et..
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:49.33kb
    • 提供者:Rainer
  1. tb_ahb_master.rar

    0下载:
  2. this is a AMBA AHB code for master.,this is a AMBA AHB code for master.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:868byte
    • 提供者:bhaskar
  1. lab.rar

    0下载:
  2. verilog hdl经典例程,全部调试通过,verilogHdl example,all can be used
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-15
    • 文件大小:3.8mb
    • 提供者:品十六国
« 1 2 ... .31 .32 .33 .34 .35 436.37 .38 .39 .40 .41 ... 4323 »
搜珍网 www.dssz.com