资源列表
Verilogexamples
- Verilog初学编程实例，包括源程序及QuartusⅡ仿真结果，适合初学者了解学习-Verilog beginner programming examples, including source code and Quartus Ⅱ simulation results, suitable for beginners to understand the learning
fast_radix10
- fpga implementation of fast radix 10 multiplier using verilog code
Barrel_shifter
- verilog语言的桶形移位器，实验课上做的，大家别见笑-Barrel shifter
altera
- 用于串口与光纤通信，在232，以及485与光线的转接，需要自适应的算法。-For serial and fiber optic communications, in 232, and 485 and the light switching, requires adaptive algorithms.
traffic
- 一个自己编写的交通灯程序 仿真通过 其中东西方向通行20秒 南北方向30秒 各方向转换时间5秒-A program of traffic lights
3
- vhdl项目设置： flv的 -VHDL Project Settings: flv
ADC0832_test.rar
- ADC0832是一个8-bit的ADC转化芯片，工作频率为250Khz，最大频率可达400Khz，转化通道有两个，输入电压可分有单端或差分形式。本测试使用单端电压输入形式，从昔年的CH0输入电压，使用Xilinx XC3S200AN开发板，并且使用Xilinx ise工具中的ChipScope工具来查看转化后的DO数据是否正确。经验证，输入电压范围是0V--5.5V,当电压达到5.5V时，满刻度.,ADC0832 is an 8-bit conversion of the ADC chip, t
test_sdram
- 原创的altera de2-70 FPGA板功能测试实验，用于SDram的读写。包含完整源代码，仿真文件，可直接下载到板子上的SOF文件，适合初学者研习。-Original altera de2-70 FPGA board function test, used for SDram read and write. Contains the complete source code, the simulation files, can be directly downloaded to the b
Complete-Digital-Design
- Complete Digital Design with VHDL
CIC_4ORDER
- 4阶24倍抽取CIC滤波器的verilogHDL源代码，仿真测试代码及相关资料-4-order CIC decimation filter 24 times verilogHDL source code, simulation test code and related information
cpu
- 16位CPU请认真书写上传资料的详细功能、包含内容说明(至少要20个字)。尽量不要让站长把时间都花费在为您-16-bit cpu
test
- 基于FPGA的数字秒表（数码管扫描）程序。 平台：quartusII 15.0-FPGA-based digital stopwatch (digital scan) program. Platform: quartusII 15.0