CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .35 .36 .37 .38 .39 440.41 .42 .43 .44 .45 ... 4323 »
  1. mylcdip

    0下载:
  2. lcd vhdl ip 核 挂接在 opb 总线上 可以完美实现 lcd 字符液晶的 驱动。-this is a vhdl lcd character ip core based on OPB (onchip periheral bus)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-15
    • 文件大小:3.43mb
    • 提供者:qinjian
  1. Infrared-light-transmission-

    0下载:
  2. 将音频信号输入到电路中,发射端利用红外光发射出去,接收端进行接受,经AD处理,由声音的高低控制灯的量灭,另外将温度实时采集并显示在数码管上,详情请见压缩包中的文档-Audio signal input to the circuit, transmitter with infrared emission, the receiver to accept the AD processing, controlled by the sound of the amount of light, in addi
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3.42mb
    • 提供者:崔兴
  1. ly4638_I2Cdesign

    0下载:
  2. I2C协议的VHDL设计,利用I2C来实现温度传感器的显示并在FPGA上实现。-VHDL I2C protocol design, to achieve the display using I2C temperature sensor and implemented on FPGA.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3.42mb
    • 提供者:刘洋
  1. sin

    0下载:
  2. 利用fpga实现低频率(100khz以下)的正弦信号发生,另外可以改频率。非常方便-The use of the fpga achieve low frequency (100khz below) sinusoidal signal, the other can change the frequency. Very convenient
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-15
    • 文件大小:3.42mb
    • 提供者:阮志强
  1. time

    0下载:
  2. 几篇解读FPGA内部时序问题的好文章,从最近本的Tco,Tsu,Th等入门。一直到如何对时序进行约束,如何处理各种影响FPGA时钟的因素。如何读懂时序图(Interpreting the Timing Diagram) -FPGA internal timing problems read several good articles, from the most recent of Tco, Tsu, Th and other entry. How the timing has to be co
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-15
    • 文件大小:3.42mb
    • 提供者:徐博
  1. The-FPGA-Status-and-trends

    0下载:
  2. 分析了FPGA的产品现状与应用前景,与FPGA的发展趋势,有助于了解行业的发展前景-Status and prospects of FPGA products, and FPGA trends, helps to understand the industry s development prospects
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-12
    • 文件大小:3.42mb
    • 提供者:张雨
  1. RISC-CPU

    1下载:
  2. 精简指令集 16位流水线CPU 可实现硬件模拟-16-bit pipelined RISC CPU hardware emulation can be achieved
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3.42mb
    • 提供者:kk
  1. MEMCTRL

    0下载:
  2. 基于verilog的存储控制器芯片设计的工程。使用 Quartus II 4.0 以上版本打开设计工程文件。-Based on the works of the the verilog storage controller chip design. Use the Quartus II 4.0 or later to open the design engineering documents.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-24
    • 文件大小:3.42mb
    • 提供者:fangcheng
  1. dds

    0下载:
  2. 中级篇16:基于DAC芯片的DDS,频率通过按键可调(0.05-5MHz),简单易懂,内有原理介绍-Intermediate Part 16: Based on the DAC chip DDS, frequency adjustable via button (0.05-5MHz), easy to understand, with a schematic presentation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-15
    • 文件大小:3.42mb
    • 提供者:王大神
  1. CCD_CPLD

    1下载:
  2. 内部资料,CCD探头采集时序发生器,基于CPLD用VHDL编写,是学习CPLD和VHDL在实际工业应用中的实际案例。-Internal information, medical collection probe CCD Timing Generator, based on the CPLD using VHDL, CPLD and VHDL to learn practical industrial applications in the real case.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-15
    • 文件大小:3.42mb
    • 提供者:
  1. test

    0下载:
  2. 可以产生正弦波,通过ROM,文件中已有完整代码,直接下载即可(Sine wave can be generated through the ROM, the document has complete code, you can download directly)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-22
    • 文件大小:3.42mb
    • 提供者:哈虎
  1. 61EDA_C2212

    1下载:
  2. 红色飓风II开发板USB2FPGA USB驱动程序,由verilog编写,包括源码和FIFO测试程序-Red Hurricane II development board USB2FPGA USB driver from verilog preparation, including source code and test procedures FIFO
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-22
    • 文件大小:3.42mb
    • 提供者:xueyuan
« 1 2 ... .35 .36 .37 .38 .39 440.41 .42 .43 .44 .45 ... 4323 »
搜珍网 www.dssz.com