资源列表
FPQ.rar
- VHDL实现分频器 有仿真图 有实验报告,VHDL simulation of the realization of crossovers have the report there were experimental
fd32_c.rar
- 32位数据锁存器，用于数据锁存，测试可用，实际使用过,latch，32bits.
vgaclock.rar
- vga显示的数字时钟,用mif文件实现，用以大家学习交流,vga display digital clock, with the realization of mif file for them to learn from the exchange of
verilogHDL.rar
- 采用有限状态机（要求“三段式”）的方法设计一个带异步清零端的同步可逆模6计数器。同时提供单数码管数字显示和3LED状态显示两种显示方式。,Finite state machine (request, quot Threequot) approach to design a client with Asynchronous Clear reversible synchronous counter module 6. At the same time providing a single digit
lift.rar
- （1）用VHDL实现四层电梯运行控制器。 （2）电梯运行锁用一按钮代替（开锁上电），低电平可以运行，高电平不能运行。 （3）每层电梯入口处设有上行、下行请求按钮，电梯内设有乘客到达层次的停站要求开关，高电平有效。 （4）有电梯所处楼层指示灯和电梯上行、下行状态指示灯。 （5）电梯到达某一层时，该层指示灯亮，并一直保持到电梯到达另一层为止。电梯上行或下行时，相应状态指示灯亮。 （6）电梯接收到停站请求后，每层运行2秒，到达停站层，停留2秒后门自动打开，开门指示灯亮，开门6秒后电梯自动关门
viterbi.rar
- 这是一个用VERILOG HDL语言编写的viterbi译码程序,This is a language VERILOG HDL by the viterbi decoding process
DE2_NIOS_HOST_MOUSE_VGA_short.
- 利用QUARTUS 和NOISE开发环境，在DE2开发板上开发的usb鼠标驱动，实现鼠标控制VGA的显示的功能,based on QUARTUS and NOISE using DE2 board,a program (using usb mouse control VGA )
ISP1362.rar
- 开发环境：QUARTUS ，sopc中isp1362鼠标控制器件的模块的源码，可以作为模块进行加载。,sopc code for isp1362，USB contoller can be a moudle
ALU.zip
- VHDL实现cpu核心逻辑与运算单元模块的实现，完成4bit*4bit输入8bit输出的运算，可做加减乘除逻辑移位6种操作,the implementation of Arithmetic and logic unit based on VHDL, can do as the adder,subtractor,multiplier,divider,shifter and logic operation.
sinc3filter.rar
- 实现sinc3 FILTER的VHDL源码，还有实现SPI通讯的。,Sinc3 FILTER to achieve the VHDL source code, as well as the realization of SPI communication.
8b10b_encdec.rar
- 8b10b转换编码、解码verilog源代码,8b10b transcoding, decoding verilog source code
4NandFlash.rar
- 基于verilog hdl 的Nand Flash控制代码,Verilog hdl-based control code of the Nand Flash