CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .38 .39 .40 .41 .42 443.44 .45 .46 .47 .48 ... 4323 »
  1. 23842-prezidentskiy-kortezh-v12

    0下载:
  2. vhdl is very good for doing project
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-06
    • 文件大小:3.96mb
    • 提供者:madi007
  1. led

    0下载:
  2. 点亮led,通过vhdl代码来使fpga外设led闪烁发光(Light up LEDdsakldsjkdhjksadhkjsadskdalksd)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-06
    • 文件大小:18.85mb
    • 提供者:沐晨qc
  1. PPM解码器

    0下载:
  2. 本代码主要功能是PPM解码,采用Verilog语言,通过移位寄存器和组合电路实现解码。(The main function of this code is PPM decoding.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-06
    • 文件大小:168kb
    • 提供者:yuguofang
  1. 状态机

    0下载:
  2. 本代码跟据状态转移图,通过verilog实现了一个有限状态机。(This code implements a finite state machine with the state transition graph through verilog.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-06
    • 文件大小:180kb
    • 提供者:yuguofang
  1. 遥控器编码电路

    0下载:
  2. 该代码根据时序图,采用verilog代码实现了遥控器编码电路的功能。(The code according to the timing diagram, using Verilog code to achieve the function of the encoding circuit of the remote controller.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-06
    • 文件大小:127kb
    • 提供者:yuguofang
  1. dds1

    0下载:
  2. dds输出一个正弦波,通过修改频率控制字来控制频率(DDS outputs a sine wave to control frequency by modifying the frequency control word)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-06
    • 文件大小:5.31mb
    • 提供者:明月惊心
  1. PLX_SDK_v7_11_Final_2014-03-04

    0下载:
  2. PLX公司最新PCI开发工具包 2014-03-04最新版本(PLX Latest PCI Development Kit 2014-03-04 The latest version)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-06
    • 文件大小:75.71mb
    • 提供者:leguldrdu
  1. vivado_license_2016.4

    0下载:
  2. vivado 2016.4 license
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-06
    • 文件大小:1kb
    • 提供者:wowoqiang
  1. dot_matrix

    0下载:
  2. 数码管从一到九 信息二维数组类型的分表现的装置 本店的数量越多,高分辨率支持(The digital tube is from one to nine)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-06
    • 文件大小:459kb
    • 提供者:nbca
  1. spi_master

    0下载:
  2. spi通信主从模式 可以设置速率/工作模式(Master slave mode of SPI communication)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-06
    • 文件大小:4.97mb
    • 提供者:karviezz
  1. code_cover_on_black_level_test_project1

    0下载:
  2. 视频处理的黑电平校正模块的代码覆盖率测试所用的TB(The TB for the code coverage test of the video processing black level correction module)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-06
    • 文件大小:89kb
    • 提供者:莫勒
  1. 工作簿1

    0下载:
  2. 主要关于合肥工业大学计算机方面的知识,有数据结构,计算机组成原理,java,面向对象,(Just hole teacher talk, so that six new development of the party, you find a time, with the volunteer book, together to find the blue Secretary talk, @ Wang Kuo, you're responsible for this thing, a common
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-06
    • 文件大小:15kb
    • 提供者:徐礼维
« 1 2 ... .38 .39 .40 .41 .42 443.44 .45 .46 .47 .48 ... 4323 »
搜珍网 www.dssz.com