CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .56 .57 .58 .59 .60 661.62 .63 .64 .65 .66 ... 4323 »
  1. ethernet

    0下载:
  2. 在xilinx用verilog实现工业以太网的全部文件-industrial ethernet in xilinx
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.22mb
    • 提供者:姜智
  1. Video_mixer

    0下载:
  2. Video transient with support of Fade, Wipe, Cut and Fade to black.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.29kb
    • 提供者:ahmad
  1. Wipe

    0下载:
  2. Rectangular wipe generator
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.47kb
    • 提供者:ahmad
  1. Keyer

    0下载:
  2. Video Keyer supporting Luminance key, Self key, Matt key and Split key
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.49kb
    • 提供者:ahmad
  1. Black_frezz_det

    0下载:
  2. Detestor of Black and Freeze in live video-Detestor of Black and Freeze in live video
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.36kb
    • 提供者:ahmad
  1. Log2_calc

    0下载:
  2. Log2 calculator used for audio level measure
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.02kb
    • 提供者:ahmad
  1. action_vip_album

    0下载:
  2. 读取sd卡图片并在显示屏上显示,很有用的Verilog程序,希望对大家有用-Read sd card image and displayed on the screen
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-26
    • 文件大小:8.34mb
    • 提供者:王前
  1. ultrasonic-ranging

    0下载:
  2. 完整的xilinx工程,基于Chipscope的超声波测距调试,每秒产生1个超声波测距模块所需的10us高脉冲激励,并用 chipscope pro查看回响信号-Based Chipscope Ultrasonic Ranging Complete xilinx project,debugging, generating high per 10us pulse required an ultrasonic ranging module incentives and view echo sig
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.06mb
    • 提供者:lyg
  1. Graphic-design-

    0下载:
  2. 基于QUARTUSII图形输入电路的设计 1、 通过一个简单的3—8译码器的设计,掌握组合逻辑电路的设计方法。 2、 初步了解QUARTUSII原理图输入设计的全过程。 3、 掌握组合逻辑电路的静态测试方法。 -Graphic design QUARTUS II based on the input circuit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:551.18kb
    • 提供者:漆广文
  1. Gray-code-encoder

    0下载:
  2. 1、 了解格雷码变换的原理。 2、 进一步熟悉QUARTUSII软件的使用方法和VHDL输入的全过程。 3、 进一步掌握实验系统的使用。 -Gray code encoder VHDL-based design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:98.87kb
    • 提供者:漆广文
  1. Adding-counter

    0下载:
  2. 1、 了解二进制计数器的工作原理。 2、 进一步熟悉QUARTUSII软件的使用方法和VHDL输入。 3、 时钟在编程过程中的作用。 - Including synchronous and asynchronous clear enabled adding counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:88.67kb
    • 提供者:漆广文
  1. Digital-tube-dynamic-display

    0下载:
  2. 1、 了解数码管的工作原理。 2、 学习七段数码管显示译码器的设计。 3、 学习VHDL的CASE语句及多层次设计方法。 八位七段数码管动态显示电路的设计 - Eight seven-segment LED display dynamic circuit design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-30
    • 文件大小:122.16kb
    • 提供者:漆广文
« 1 2 ... .56 .57 .58 .59 .60 661.62 .63 .64 .65 .66 ... 4323 »
搜珍网 www.dssz.com