CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .19 .20 .21 .22 .23 824.25 .26 .27 .28 .29 ... 4323 »
  1. Led_dec

    0下载:
  2. LED decoder code in verilog for Spartan 3 FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:849byte
    • 提供者:Uzair
  1. clock

    0下载:
  2. Clock generator code in Verilog for Stop Watch
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.04kb
    • 提供者:Uzair
  1. LEDdisplay

    0下载:
  2. LED display Code for stopwatch in Verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.48kb
    • 提供者:Uzair
  1. stopwatch

    0下载:
  2. Stop watch code in verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:2.66kb
    • 提供者:Uzair
  1. Camera_driver

    0下载:
  2. 摄像头OV7670与7寸液晶屏和VGA的综合实验,实现了摄像头OV7670采集,通过TFT液晶屏或者通过VGA接口连接显示器,实时显示摄像头的采集的图像。-OV7670 camera with integrated experimental 7-inch LCD screen and VGA achieve a camera OV7670 acquisition by TFT LCD screen or monitor via VGA interface, real-time display c
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-10
    • 文件大小:16.52mb
    • 提供者:刘欢
  1. ILX554B_CPLD

    0下载:
  2. 用CPLD(EMP240T100C5)产生ILX554B的驱动时序,CCD的驱动时序电路程序。用verilog编写。-Drive timing generator ILX554B with CPLD (EMP240T100C5), CCD drive timing circuit program. Written in verilog.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:322.69kb
    • 提供者:刘欢
  1. SOBLE_VGA

    0下载:
  2. 本设计是通过摄像头OV7670采集图像,然后通过FPGA进行边沿检测算法,最后通过VGA进行显示。-This design is through the camera OV7670 capture images, and then through the FPGA edge detection algorithm, and finally through VGA display.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.49mb
    • 提供者:马清源
  1. fenpin

    0下载:
  2. 通过FPGA设计实现的分频模块,仿真可以通过,适合初学者学习。-Through the FPGA design of frequency divider module, simulation can be passed, for beginners to learn.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:293.63kb
    • 提供者:wanchun
  1. FPGA_DSPbuilder

    0下载:
  2. DSPbuilder可直接在MATLAB中调用,生成可执行的VHDL语言。-DSPbuilder can be directly invoked in MATLAB to generate executable VHDL language.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.1mb
    • 提供者:wanchun
  1. NIOS

    0下载:
  2. 介绍nios II的使用方法,即在FPGA中可通过C语言实现一些功能。-The use of II NIOS is introduced, that is, some functions can be realized through C language in FPGA.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-28
    • 文件大小:10.38mb
    • 提供者:wanchun
  1. FPGA(lvbo)

    0下载:
  2. 基于FPGA的滤波处理,可实现对信号的筛选。-The filtering of the signal can be realized based on FPGA filtering..
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:137.05kb
    • 提供者:wanchun
  1. music_keypad

    0下载:
  2. Using PFGA board to play musical note.-Using PPGA board to play musical note.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:477.69kb
    • 提供者:TashaYang
« 1 2 ... .19 .20 .21 .22 .23 824.25 .26 .27 .28 .29 ... 4323 »
搜珍网 www.dssz.com