CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 3 45 6 7 8 9 10 ... 4322 »
  1. PLW

    0下载:
  2. 电子密码锁的vhdl编程实现,不知以前有没有人做过的。-electronic locks VHDL programming, I wonder if the past is not done.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:2948
    • 提供者:王卫
  1. LED点阵

    0下载:
  2. 大屏幕led点阵显示的驱动时序。 使用vhdl语言描述。其中rom文件可以使用lpm_megcore自动生成。-big screen led to the dot matrix display driver timing. The use of VHDL descr iption language. Rom which documents can be automatically generated using lpm_megcore.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3887
    • 提供者:王卫
  1. color_bar

    0下载:
  2. 使用vhdl语言在altera公司的up3板上产生vga信号,里面有详细的解析和说明,是一个很好的教程。-use of the VHDL language ALTERA company's board up3 have vga signal containing a detailed analysis and explanation is a good guide.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:10577
    • 提供者:石坚
  1. razzle

    0下载:
  2. 使用vhdl语言在altera公司的up3板上产生vga信号,里面有详细的解析和说明,是一个很好的教程。和上一个文件razzle差不多,但是产生的效果不一样。-use of the VHDL language ALTERA company's board up3 have vga signal containing a detailed analysis and explanation is a good guide. And on a razzle almost document,
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:10635
    • 提供者:石坚
  1. 自定义逻辑PWM的例子

    1下载:
  2. 是一个用vhdl语言编写的pwm程序,可以方便地用来和nios连接,实现对nios的功能扩展。-is a VHDL language with the PWM procedures can be used to facilitate connections and nios, nios to achieve a functional extension.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:10952
    • 提供者:石坚
  1. Synopsys

    0下载:
  2. Synopsys 8051 IP core documentation.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1177291
    • 提供者:nevinfu
  1. ref-sdr-sdram-vhdl

    1下载:
  2. DDR控制器的VHDL源代码.采用FPGA实现DDR接口控制器,适用于Altera的FPGA,最高频率可到100M-DDR controller VHDL source code. Using FPGA DDR interface controller, applicable to Altera FPGA, the highest frequency available 100M
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:776642
    • 提供者:张涛
  1. 100个vhdl设计例子

    0下载:
  2. 内附多路选择器,74系列芯片VHDL源码,加法器,FIR,比较器等大量例子,对初学VHDL语言很有好处。可用maxplus,quartus,synplicity等综合软件进行调试-contains multiple-choice, 74 chips VHDL source code, the adder, FIR, comparators, etc. are plenty of examples for beginners VHDL very good. Available maxplus, Q
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:233299
    • 提供者:杰轩
  1. 数字锁相环设计源程序

    3下载:
  2. PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛,本例用VHDL描述了一个锁相环作为参考,源码已经调试过。编译器synplicty.Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上;顶层文件是PLL.GDF-digital phase-locked loop PLL design source, in which Fi is the input freque
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:121399
    • 提供者:杰轩
  1. 8051verilog源码

    0下载:
  2. 8051的Verilog-Verilog OF 8051
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:2189967
    • 提供者:德德
  1. vgacolor

    0下载:
  2. vga编程。实现3种模式的vga控制,分别产生横彩条,竖彩条,棋格彩条的显示-vga programming. Realization of the three-mode vga control, generate horizontal color of the color of the shaft, and the chess grid color of the show
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1269
    • 提供者:张建
  1. 多功能电子钟

    0下载:
  2. 具有多种功能的电子钟:闹钟,报时和修改,定时闹钟,报时时间,带闹钟,报时开关。-with multiple functions of electronic bell : alarm clock, timer and modification, regular alarm clock, timer, with alarm clock, timer switches.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:5908
    • 提供者:张建
« 1 2 3 45 6 7 8 9 10 ... 4322 »
搜珍网 www.dssz.com