资源列表
tcm_decode
- TCM解码，VHDL代码，是我在工作中做的工程代码，时序稳定，里面有syn以及软判决的算法，经典-TCM decoder, VHDL code, yes, I do work in the project code, timing stability, There are syn and soft-decision algorithm, classic!
cnt10
- 十进制计数器 只使用信号量 非使用变量 -failed to translate
mux
- A Mux example written in VHDL.
pwm
- 基于stc12c5a60s2单片机的输出PWM波形-out pwm
Verilog_FIFO_ram
- 一个可以综合的Verilog 写的FIFO存储器，word格式
a
- 函数发生器由波形选择开关控制波形的输出，分别能输出方波、三角波、正弦波波形-Function generator waveform by the waveform selector switch control output, respectively, can output square wave, triangle wave, sine wave
onepulse
- VHDL code for generate one pulse signal.
booth_mul
- 一种可以完成16位有符号／无符号二进制数乘法的乘法器。该乘法器采用了改进的Booth算法，简化了部分积的符号扩展，采用Wallace树和超前进位加法器来进一步提高电路的运算速度。本乘法器可以作为嵌入式CPU内核的乘法单元，整个设计用VHDL语言实现。-a 16 to be completed with symbols / unsigned multiplication of the number of binary multipliers. The multiplier used to impr
my_fifo_vhdl
- XILINX的FPGA实现的双口ram源码，可作为dsp\\SDRAM和pci桥接作用，可直接使用，实际工程通过。-XILINX FPGA Implementation of the dual-port ram source, as dsp \\ SDRAM and pci bridge, and can be used directly, through practical projects.
c54x
- c54x的VeriLog程序代码 也是opencoreip
T4_sdram_control
- verilog语言 利用FPGA控制SDRAM，相信很多朋友都需要 快下载吧
multiplier-ROM--FIFO-memory
- 布斯，阵列乘法器，加减交替除法器，以及ROM存储器，FIFO存储器-Booth, array multiplier, divider alternately add and subtract, and ROM memory, FIFO memory