资源列表
seg
- 7段数码管显示的VHDL语言，适合初学者用，相当不错的
用Verilog语言实现QPSK调制
- 用Verilog语言实现QPSK调制，QPSK是一种数字调制方式。它分为绝对相移和相对相移两种。 -Verilog language using QPSK modulation, QPSK is a digital modulation. It is divided into absolute and relative phase shift of the phase shift of two.
gen_nx64k
- N×64K数控分频模块，可将2.048M时钟分频为一个NX64k的时钟，在E1复用设备上应用。 -N × 64K NC frequency module can be 2.048M NX64k clock frequency for a clock, the E1 multiplexing equipment apply.
switch
- 该模块是一个基于verilog的脉冲触发高低电平保持的模块，同时包含了消抖的功能。 主要是针对现今许多开发板上开关是弹簧式的手按下去为低电平，手一松就变成了高电平。只要按一次松开后，模块就能自动输出一个低电平。（板子上的开关正常情况为高电平） 同时消抖部分在输入clk为50Mhz的时候可以延迟21ms来判断是否为开关按下-The module is based on verilog pulsed high-low to keep the trigger module includes b
PWM
- 基于C51单片机的PWM调光程序，利用矩阵键盘控制改变PWM的占空比。-C51-based single-chip PWM dimming process, the use of matrix keyboard to control the PWM duty cycle changes.
triangular_wave
- sr flipflop verilog you can simulate it in any eda tool
vga
- 一个VHDL的VGA显示程序，设置的分辨率为640*480，这个程序很简单，仅供参考。-A VHDL VGA display, set the resolution to 640* 480, the program is very simple, for reference only.
convert
- 用与生成ISE的IP核的COE文件，一些具体的参数要自己设置一下！
三种16位整数运算器的ALU设计方法
- 三种16位整数运算器的ALU设计方法，调用库函数74181（4位ALU），组成串行16位运算器。(用74181的正逻辑) B．调用库函数74181和74182，组成提前进位16位运算器。(用74181的正逻辑) 注意：调74181库设计，加进位是“0”有效，减借位是“1”有效，所以最高位进位或借位标志寄存器要统一调整到高有效 C．用always @，case方式描述16位运算器。,Three 16-bit integer arithmetic logic unit of the ALU
wave
- 可控脉冲发生器的VHDL源代码。设计文件加载到目标器件后，按下按键开关模块的S8按键，在输出观测模块通过示波器可能观测到一个频率约为1KHZ、占空比为50 的矩形波。按下S1键或者S2键，这个矩形波的频率会发生相应的增加或者减少。按下S3键或者S4键，这个矩形波的占空比会相应的增加或减少。-Controllable pulse generator of the VHDL source code. Design documents loaded to the target device and p
QPSK
- OFDM系统中的QPSK调制，实用verilog编程，用于FPGA设计-for ofdm system
auart_send
- usb command 静态存储器源程序-usb command