CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .78 .79 .80 .81 .82 183.84 .85 .86 .87 .88 ... 4323 »
  1. New-folder

    0下载:
  2. VHDL for Johnson counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:813byte
    • 提供者:Ashwin
  1. 001-P1.0LED

    0下载:
  2. 单片机流水灯程序,是新手的好帮手,希望能对你有帮助!- Flowing water light microcontroller program, is new good helper, the hope can help you
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:813byte
    • 提供者:王东庭
  1. tb_sigma_h

    0下载:
  2. test bench for sigma delta
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:813byte
    • 提供者:Renu Mary
  1. LMS_algorithm_matlab

    0下载:
  2. 此matlab代码介绍了LMS(leastMeansquare)的算法实现,具有很好的参考价值-LMS algorithm in adaptive algorithm using a very wide range. Reversal of the traditional the offset algorithm that using this algorithm. This matlab code program great reference significance of the adap
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-15
    • 文件大小:813byte
    • 提供者:brianwu
  1. minute_ct

    0下载:
  2. 采用VHDL语言设计的分钟计时器,是时钟设计的一部分,已仿真和测试通过。-Design using VHDL-minute timer, the clock part of the design, simulation and testing has been passed.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:813byte
    • 提供者:xzb
  1. MtoNgencount

    0下载:
  2. Consider a counter that counts from m to n and then wraps around. Derive HDL code for the counter. Use generics, M and N, for m and n of the counter.(Note: there should be one control as UP/DOWN such that when UP/DOWN=1 then counts UP and for 0 it co
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:813byte
    • 提供者:Aftab Rai
  1. lxh_xulijianceqi

    0下载:
  2. 这是1个序列检测器,可以重复检测序列,在通信方面用的较多-This is a sequence detector, can detect repeat sequence, in communications with the more
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:814byte
    • 提供者:李湘宏
  1. immediate_divide_module

    0下载:
  2. 用组合逻辑实现循环除法器。稳定、安全、可靠。-Combinational logic loop divider. Stable, secure, and reliable.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-27
    • 文件大小:814byte
    • 提供者:张君
  1. test-bech-of-adder8

    0下载:
  2. this is a testbench of 8 bit adder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:814byte
    • 提供者:thomas
  1. 4-multiplier-_vhdl

    0下载:
  2. 4 bit multiplier which can be use for making projects......can also be stimulated on spartan kits
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:814byte
    • 提供者:jj
  1. DDC_VHDL

    0下载:
  2. 基于FPGAD的VHDL实现的DDC代码-VHDL code implementation of the DDC
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:814byte
    • 提供者:wangyu
  1. Cordic

    0下载:
  2. Cordic algorithm in VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:814byte
    • 提供者:Spizero
« 1 2 ... .78 .79 .80 .81 .82 183.84 .85 .86 .87 .88 ... 4323 »
搜珍网 www.dssz.com