CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .21 .22 .23 .24 .25 226.27 .28 .29 .30 .31 ... 4323 »
  1. clock

    0下载:
  2. 讲述的是FPGA应用中秒运行的程序,帮助你有效学习开发应用-Tells the FPGA applications seconds of a running program and help you learn effectively develop applications
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:887byte
    • 提供者:童倩倩
  1. cpld_10fenpin

    0下载:
  2. 针对cpld芯片采用verilog编程实现的10分频程序。附带其功能仿真文件。-For cpld chip verilog programming of 10 frequency program. With its functional simulation file.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:887byte
    • 提供者:刘进
  1. syn_fifo

    0下载:
  2. synchronous fifo. This is a fifo code of a synchronous fifo.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:887byte
    • 提供者:gopi
  1. honglvdeng

    0下载:
  2. 基于LPC2114来实现十字路*通灯的模拟控制-Based on LPC2114 intersection traffic lights to realize the simulation control
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:887byte
    • 提供者:苏影
  1. shizhong

    0下载:
  2. vhdl电子时钟(24小时制,时、分、秒)描述-VHDL electronic clock (24 hours to make, points seconds) descr iption
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:887byte
    • 提供者:李晓宇
  1. PWM

    0下载:
  2. 主要是利用verilog语言实现PWM,并对其处理,易于采集和对比,-The main PWM is implemented using Verilog language, and the processing, easy collection and comparison,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:887byte
    • 提供者:阿坤
  1. 8adderverilog

    0下载:
  2. 8位加法器的实现,非流水线结构,很不错。我测试过,效率比较高
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:888byte
    • 提供者:张明
  1. timer

    0下载:
  2. 基于硬件描述性语言vhdl的定时器timer的设计-timer
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:888byte
    • 提供者:昕宇
  1. UART_485

    0下载:
  2. It is a c code for microconverter c8051f040 for rs485 communication. It transmits "APOLLO" and receives the characters on its uart0.-It is a c code for microconverter c8051f040 for rs485 communication. It transmits "APOLLO" and receives the characte
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:888byte
    • 提供者:apollokasliwal
  1. addsub32bit

    0下载:
  2. 32bit floating point addition
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-09
    • 文件大小:888byte
    • 提供者:syed
  1. ram_data

    0下载:
  2. 一个RAM与USB相连,测试数据传输,使用USB3.0开发板已经测试成功。-A RAM are connected to the USB, the test data transmission, use the start development board has been tested successfully.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:888byte
    • 提供者:Tom
  1. ALU

    0下载:
  2. 这是一个quartus语言编写的运算器,可以通过简易的四则运算。-This is the of quartus language of operator, by the simple four computing.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:889byte
    • 提供者:baotieyun
« 1 2 ... .21 .22 .23 .24 .25 226.27 .28 .29 .30 .31 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭