CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .20 .21 .22 .23 .24 225.26 .27 .28 .29 .30 ... 4323 »
  1. verilog_Manchester

    1下载:
  2. verilog—Manchester 极为简单的曼彻斯特编解码 verilog实现 分为编码和解码两个部分 通过自己测试 同步异步均正常收发-extremely simple verilog-Manchester Manchester codec verilog achieve synchronization through their own test is divided into two parts of the encoding and decoding Asynchronous w
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-14
    • 文件大小:885byte
    • 提供者:摩托
  1. multi_booth

    1下载:
  2. verilog编写的booth算法的8x16乘法累加器-verilog prepared booth algorithm 8x16 multiplier-accumulator
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:885byte
    • 提供者:chrisxu
  1. clock

    0下载:
  2. 用verilog语言实现数字时钟,有注释,规范-Digital clock using verilog language, there are notes, specifications
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:886byte
    • 提供者:messi
  1. 8wei

    0下载:
  2. 一个8位的十进制频率计数器,精度还不错。-An 8-bit frequency counter decimal precision is also good.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:886byte
    • 提供者:xixi
  1. main

    0下载:
  2. 这是一个在ADS环境下,在LPC2132上面调试成功的一个关于UART 中断方式运行的程序-This is an ADS environment, the successful commissioning of the above in the LPC2132 UART interrupt a run on the program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:886byte
    • 提供者:曹小强
  1. ca_code_VHDL

    0下载:
  2. 本程序是ca码的FPGA产生程序,希望在此能够给与大家共享-This program is ca code generated by FPGA program, I hope to give everyone shared this
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-07
    • 文件大小:886byte
    • 提供者:cjian628
  1. UART_TX

    0下载:
  2. UART收发,verilog语言,测试成功-UART transceiver, verilog language, the test is successful
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-05
    • 文件大小:886byte
    • 提供者:瑶云城
  1. PWM

    0下载:
  2. pwm 有启动停止功能,启停时不改变脉冲宽度,频率,脉冲宽度可调-pwm a start and stop function, start and stop without changing the pulse width, frequency, pulse width adjustable
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-24
    • 文件大小:886byte
    • 提供者:huxiaofeng
  1. K4X4

    0下载:
  2. 矩阵式的4x4按键扫描,包含VHDL和Verilog两种语言设计的代码,适合初学者。-The 4x4 matrix keypad scanning, including two languages ​ ​ VHDL and Verilog design code, suitable for beginners.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:886byte
    • 提供者:Xin
  1. updowncnt

    0下载:
  2. 加减计数器,其实也没什么,想要就拿去了,给我拿别人的东西才重要
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:887byte
    • 提供者:kenla
  1. ledcontrol

    0下载:
  2. 该程序为用vhdl语言编写的彩灯控制程序! 通过状态机实现三个彩灯的状态装换,红灯亮2秒,绿灯亮3秒,黄灯亮1秒! 时钟频率为1HZ! 通过该程序也可以改成交通灯的情况
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:887byte
    • 提供者:吴明星
  1. ciper

    0下载:
  2. VHDL语言,基于Xilinx平台的电子密码锁。-VHDL language, based on the Xilinx platform of electronic locks.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:887byte
    • 提供者:yangyi
« 1 2 ... .20 .21 .22 .23 .24 225.26 .27 .28 .29 .30 ... 4323 »
搜珍网 www.dssz.com