CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .55 .56 .57 .58 .59 2860.61 .62 .63 .64 .65 ... 4323 »
  1. nios2_multiprocessor_tutorial

    0下载:
  2. 关于nios里配置多个cpu的方法及其相关的教程-Nios in multiple cpu configuration on the method and its related tutorials
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:449.54kb
    • 提供者:薛玮珑
  1. eight

    0下载:
  2. 实现友晶的DE2开发板上七段数码管的显示程序,quartus建模,已验证。-use the de2 board to display.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:449.58kb
    • 提供者:king
  1. archivo

    0下载:
  2. this a vhdl code that implements file manegment-this is a vhdl code that implements file manegment
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:449.63kb
    • 提供者:julio
  1. verilog

    0下载:
  2. it is very good tutorial about verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:449.64kb
    • 提供者:savastakan
  1. Verilog

    0下载:
  2. 本程序使用verilog语言实现了对伪随机序列的曼彻斯特编码-This program uses the verilog language to achieve the Manchester encoding of the pseudo-random sequence
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-03
    • 文件大小:449.64kb
    • 提供者:许鑫
  1. MAX_II_examples_of_internal_shocks_clock

    0下载:
  2. BJ-EPM240V2实验例程以及说明文档实验之十三MAX II内部震荡时钟实例-BJ-EPM240V2 experimental test routines as well as documentation of the MAX II 13 examples of internal shocks clock
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:449.67kb
    • 提供者:王建毅
  1. sc

    1下载:
  2. 用verilog编写的乒乓球游戏,内带ps2,VGA驱动,下载到spantan3开发板上即可使用(原创)
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:449.89kb
    • 提供者:frank
  1. i2cbus

    0下载:
  2. FPGA使用I2C总线,带LED测试功能
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:449.96kb
    • 提供者:mumu
  1. FPGA设计实战演练(逻辑篇)- ch9 - 设计仿真

    0下载:
  2. i find something important
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-27
    • 文件大小:450kb
    • 提供者:zly123
  1. Embedded-MP3-Player-master

    0下载:
  2. 利用XILINX FPGA 嵌入式核编写的C语言程序(C language program written in XILINX FPGA embedded core)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-20
    • 文件大小:450kb
    • 提供者:2222111
  1. shuzimiaobiao

    0下载:
  2. 数字秒表的VHDL设计,能精确到百分秒,在6位数码管上显示,分别有秒,分,小时,通过目标芯片EPF10KLC84-4验证
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:450.06kb
    • 提供者:ellala
  1. matlab-gmsk

    0下载:
  2. 基于matlab和vhdl的通信原理gmsk调制算法,主要包括GMSK相位路径的计算,GMSK眼图的仿真以验证相位计算的正确性,正余弦表的量化及bin文件的生成,以及用VHDL硬件语言所描述的基于EPM7128的地址逻辑.-Matlab and vhdl based on the principle gmsk Modulation of communication, including GMSK phase path calculation, GMSK eye diagrams of the s
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:450.12kb
    • 提供者:zenpging
« 1 2 ... .55 .56 .57 .58 .59 2860.61 .62 .63 .64 .65 ... 4323 »
搜珍网 www.dssz.com