CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .50 .51 .52 .53 .54 2855.56 .57 .58 .59 .60 ... 4323 »
  1. a2_1

    0下载:
  2. 2选一选择器,可以选择通过还是不通过,从两个中间选一个。-2 Select a selector, you can choose or not to pass through from the two intermediate choose one.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:446.26kb
    • 提供者:Trank
  1. DFF1

    0下载:
  2. ise13.2环境下编写的D触发器+仿真波形-ise13.2 environment prepared by the D flip-flop+ simulation waveforms
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-07
    • 文件大小:446.27kb
    • 提供者:初末
  1. circuit

    0下载:
  2. VHDL语言,测量脉冲个数。适用于FPGA.-VHDL language, the number of measurement pulses. Applicable to FPGA.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:446.31kb
    • 提供者:王瑀
  1. tri_ramp_gen

    0下载:
  2. an 8-bit triangle/ramp wave generator based on altera fpga
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:446.34kb
    • 提供者:abu_faisul
  1. jiaotongdeng

    0下载:
  2. 实现十字路口红绿灯指示功能,红绿灯不同时间倒计时显示,包含VHDL编写的主要器件,和下载扫描电路。-Functions to achieve a crossroads traffic lights, traffic lights and countdown at different times, including the preparation of the main components VHDL, and download scanning circuit.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:446.48kb
    • 提供者:lijinrun
  1. f_adder

    0下载:
  2. ise13.2环境下vhdl编写的全加器+仿真波形-ise13.2 vhdl prepared under the full adder+ simulation waveforms
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-17
    • 文件大小:446.51kb
    • 提供者:初末
  1. FPGA_FFT

    0下载:
  2. FPGA实现FFT算法,是一种比较好的实现方式-FPGA realization of FFT algorithm, is a better way to achieve
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:446.56kb
    • 提供者:chengaj
  1. CPLDpro

    0下载:
  2. 模拟量输入卡CPLD程序,包括比较器,计数器等。-Analog Input Card CPLD procedures, including comparators, counters and so on.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:446.59kb
    • 提供者:杨洋
  1. miaobiao

    0下载:
  2. 基于Max+plus2软件的Verilog VHDL语言的按键控制数码管显示秒表-Based on Max+plus2 software Verilog VHDL language button control digital display stopwatch
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-30
    • 文件大小:446.71kb
    • 提供者:lzhf
  1. lab1a

    0下载:
  2. 这个是一个简单的VHDL testbench程序,让你简单清楚的了解如何写一个testbench-this is a simple vhdl testbench program, it is very easy for you to understand how to write a testbench program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:446.74kb
    • 提供者:高靖博
  1. jtd2

    0下载:
  2. 基于VHDL状态机设计的智能交通控制灯 总体设计结构框图如图2所示,共有11个功能模块,包括控制东西方向交通灯的状态机和控制南北方向交通灯的状态机、计数器模块、键盘扫描模块、数字合成模块、三个分位模块、数码管显示模块、动态显示扫描模块。-VHDL-based state machine design of intelligent traffic control lights
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:446.84kb
    • 提供者:周远航
  1. digitalled

    0下载:
  2. FPGA 驱动 数码管程序,非常好用,高度集成-FPGA PROGRAM IF DIGITAL LED
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:446.91kb
    • 提供者:zyy
« 1 2 ... .50 .51 .52 .53 .54 2855.56 .57 .58 .59 .60 ... 4323 »
搜珍网 www.dssz.com