CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .88 .89 .90 .91 .92 3093.94 .95 .96 .97 .98 ... 4323 »
  1. DVRcn

    0下载:
  2. 这是我亲自完成的dvr一体机之后所写的CCTV_10.2寸完整的规格书,已经开始大量了。-This is my personal one machine after the completion of the dvr written CCTV_10.2 inch complete specification, has started a lot of.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:639.25kb
    • 提供者:柳莺
  1. VHDL2

    0下载:
  2. VHDL的常见问题分类,相信对大家会有所帮助哦,可以下来看看啦,对初学者有帮助更大哦-VHDL FAQ classification, I believe it would be helpful for everyone Oh, could be down to see you, have greater help for beginners Oh
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:639.3kb
    • 提供者:liuling
  1. dtc

    0下载:
  2. 用DE2 开发板 来模拟仿真现实中的电梯控制 此程序中的电梯数目位8层-With the DE2 board to reality simulation of the elevator control this process the number of bits in the elevator 8 layer
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:639.43kb
    • 提供者:王朋
  1. pinlvji

    1下载:
  2. 本频率计具有测周、测频、测量占空比等基本功能,能自动换档,误差为1%-the frequency meter is measuring weeks, frequency measurement, measuring the ratio of the basic functions can automatically shift error of 1%
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:639.52kb
    • 提供者:马忠志
  1. adder4-7seg

    0下载:
  2. 这段程序主要是实现了两个16进制的数据相加减,主要思想是由32位的进位加法器的来。目标板是spartan 3的实验板。-This program is to achieve a two-phase addition and subtraction of data 16 hex, the main idea is to carry the 32-bit adder to. Target board is spartan 3 development board.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:639.69kb
    • 提供者:张元甲
  1. vote

    0下载:
  2. 当表决器的七个输入变量中有4个以上(含4个)为“1”时,则表决器输出为“1”;否则为“0”。分析七人表决器全加结果CBA(从高位到低位)中的八种情况:000-111,输出为“1”的量为100-111, 根据这种真值表用卡诺图化简可得出最简逻辑表达示为OUT=C,即全加结果最高位决定了结果。-failed to translate
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:639.79kb
    • 提供者:落晨
  1. project_spartan2

    0下载:
  2. this is a spartan 2 project
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:639.95kb
    • 提供者:biswarup
  1. a-newmiller

    0下载:
  2. 一种改进的RFID中的密勒解码方法 使用verilog-RFID in an improved decoding method using verilog Miller
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-10-04
    • 文件大小:640kb
    • 提供者:wangtong
  1. OR1200-Voice

    0下载:
  2. 基于EP3C开发板的采用OR1200 CPU的语音回放系统-Voice playback system based on OR1200
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:640.06kb
    • 提供者:horacedu
  1. tlv5619_test.rar

    0下载:
  2. TLV5619是一款电压输出型的DA转换器,该程序利用VHDL实现对TLV5619D的控制,TLV5619 is a voltage output type DA converter, the program achieved using VHDL control TLV5619D
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:640.2kb
    • 提供者:陈宇
  1. simpleRAM

    0下载:
  2. 使用几种不同的方法设计FPFA片上存储器-Using several different methods of design FPFA-chip memory
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:640.25kb
    • 提供者:jake
  1. avr_hp_latest.tar

    0下载:
  2. opencores 上最新的avr 内核-avr opencores the latest kernel
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:640.36kb
    • 提供者:
« 1 2 ... .88 .89 .90 .91 .92 3093.94 .95 .96 .97 .98 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭