CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .43 .44 .45 .46 .47 3448.49 .50 .51 .52 .53 ... 4323 »
  1. VGAtuxiangxianshi

    0下载:
  2. 用FPGA实现 VGA显示的图像显示控制器设计 用VHDL实现 硬件实现是屏幕上面出现彩色条纹-VGA display with FPGA image display controller design Using VHDL hardware implementation is colored stripes appear above the screen
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.23mb
    • 提供者:懒猫
  1. dds-veilog

    0下载:
  2. 既可以通过计算机发送数据产生各种波形,又可以手动设置生成-Both can generate various waveforms to send data through the computer, and can be set manually generate
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.23mb
    • 提供者:张鑫鑫
  1. KEY

    0下载:
  2. 使用verilog编写的用按键控制LED灯,对于初学者是很好的锻炼(Using the key to control the LED lamp with Verilog is a good exercise for the beginner.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-22
    • 文件大小:1.23mb
    • 提供者:记忆中的我
  1. LED

    0下载:
  2. 利用QuartusⅡ IPCore实现循环点亮LED.-Use Quartus Ii IP Core for recycling lit LED.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.23mb
    • 提供者:xh
  1. miaobiao

    0下载:
  2. EDA--miaobiao design-vhdl----miaobiao design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.23mb
    • 提供者:代林
  1. lab1_4bitsLEDs_4

    0下载:
  2. 使用verilog语言设计实现 -流水灯实验 -The use of Verilog language design and Implementation- light water experiment
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.23mb
    • 提供者:sinahust
  1. stack-processer

    0下载:
  2. 本系统设计的是一个堆栈处理器,该系统可以实现基本的堆栈功能,即先入后出;并且能实现8位数据的基本运算,附有波形仿真分析和系统缺陷性分析。-The system can realize the basic stack functions, namely, after first-out 8-bit data and can achieve the basic operations, with a waveform simulation and analysis of system defects
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.23mb
    • 提供者:张东林
  1. EEE

    0下载:
  2. vhdl receive to program in vhdl language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.23mb
    • 提供者:shine
  1. BARK-xuhuanmafinal

    0下载:
  2. 简单的quartus循环码设计,中间加入了BARK码帮助同步。希望对大家有所帮助。-Simple the quartus cycle code design, joined in the middle BARK code to help synchronize. I hope to be helpful to everyone.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-20
    • 文件大小:1.23mb
    • 提供者:iiiii
  1. a2012..41

    0下载:
  2. 粤嵌开发箱的简单测试代码——显示数字5s后并自动更换。-Guangdong embedded development box simple test code- display digital 5s and automatically replaced.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-17
    • 文件大小:1.23mb
    • 提供者:my
  1. Pattern_Generator

    0下载:
  2. vip套件中的彩条显示实例vga显示-vip suite color bar display example
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.23mb
    • 提供者:ds
  1. SCA126T-100130

    0下载:
  2. SCA126T 是瑞芬科技针对工业现场控制领域推出串口输出型双轴倾角传感器,内置高精 度16bit A/D 差分转换器,通过5 阶滤波滤波算法,最终输出双方向的倾角值。 接口可选RS485;RS232 或TTL 电平。由于内置了ADI 公司的高精度数字温感器,所以 输出角度在工作温度范围内都得到了再次修正,保证产品在低温与高置环境下的高重复性。 高的输出速度能达到20 次/秒。产品属于真正工业级产品,性能可靠稳定,扩展性好, 多种输出可供选择。适合应用于各种恶劣工业控制环境-
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:1.23mb
    • 提供者:武钢
« 1 2 ... .43 .44 .45 .46 .47 3448.49 .50 .51 .52 .53 ... 4323 »
搜珍网 www.dssz.com