CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .62 .63 .64 .65 .66 3767.68 .69 .70 .71 .72 ... 4323 »
  1. HWLT

    0下载:
  2. 基于交互式状态机的带左转功能和倒计时功能的交通信号灯系统-Interactive state machine-based system of traffic lights with left turn function and countdown function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-03
    • 文件大小:2.55mb
    • 提供者:闫宇
  1. symbolic_decomposition

    0下载:
  2. 本文件包括基于verilog的符号分解源码,即实验报告和实验结果-symbolic_decomposition
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-12
    • 文件大小:2.55mb
    • 提供者:wangyang
  1. multicyclecpu

    0下载:
  2. 用于Spartan3实验板上的多周期CPU实现 开发环境为Xilinx10 已调试通过-used for spartan3 lab board multi-cycle CPU implementation for xilinx 10
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-12
    • 文件大小:2.55mb
    • 提供者:mjy
  1. XILINX-spartan-3e(ds312)

    0下载:
  2. xilinx的期间手册 里面加入了自己的理解 适合初学者-xilinx Handbook which joined the period of their understanding for beginners
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.56mb
    • 提供者:李明
  1. LED_200T

    0下载:
  2. 本工程包含了一个LED灯测试程序,可以任意更改测试模式。(This project contains a LED lamp test program, you can change the test mode at any time.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:
    • 文件大小:2.56mb
    • 提供者:yaong
  1. motor-control

    0下载:
  2. 直流电机的简单控制,可以完成闭环控制,转速加速度实时测量。-Simple DC motor control, closed-loop control can be completed, real-time measurement speed acceleration.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-12
    • 文件大小:2.56mb
    • 提供者:林积分
  1. smg

    0下载:
  2. 对某一引脚高电平计时并用三位数码管显示程序,每秒钟更新一次,quartus ii开发环境,verilog语言编程-Timing in response to a pin of the high level duration with three digital tube display .Quartus_II software development environment and Verilog language preparation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-26
    • 文件大小:2.56mb
    • 提供者:李晶
  1. Wiley_Synthesis_of_Arithmetic_Circuits-FPGA_ASIC_a

    0下载:
  2. 运算电路的综合:包含多种常用数学算法的FPGA/ASIC实现。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:2.56mb
    • 提供者:Peter
  1. keyboardcyclone

    0下载:
  2. cyclone epc1 keyboard with stp
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-21
    • 文件大小:2.56mb
    • 提供者:igor5451
  1. Verilog_05

    0下载:
  2. Verilog HDL synthesis 综合实用教程-Verilog HDL synthesis a practical primer
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-12
    • 文件大小:2.56mb
    • 提供者:Steven
  1. batch-26

    0下载:
  2. VHDL CODING FOR BASIC DIGITAL CIRCUITS
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-17
    • 文件大小:2.56mb
    • 提供者:Nisha
  1. zy4668_ybcxjk

    0下载:
  2. 本源码实现的功能是用VHDL编写异步串行接口设计-The source VHDL implementation of the function is the preparation of Asynchronous Serial Interface
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.56mb
    • 提供者:张楠
« 1 2 ... .62 .63 .64 .65 .66 3767.68 .69 .70 .71 .72 ... 4323 »
搜珍网 www.dssz.com